

Mémoire de **Diplôme d'Etudes Approfondies**  
de  
l'école doctorale **Sciences et Technologies de l'Information et de la Communication**  
**Université de Nice – Sophia Antipolis**  
**Réseaux et Systèmes Distribués**

Bertrand BLANC

**Traduction d'Esterel Pur v5 en VHDL Comportemental**

1 juillet 2002

Institut National de **Recherche en Informatique et Automatique** Sophia-Antipolis  
Action TICK: Etude et Implantation des Systèmes Réactifs Synchrones

encadreurs:

Robert de Simone – Laurence Pierre



# Table des matières

<b>Introduction et Motivation</b>	<b>5</b>
<b>1 Présentation d'Esterel</b>	<b>7</b>
1.1 Constructions Esterel Pur v5	8
1.1.1 Exemple	8
1.1.2 Syntaxe	8
1.2 Langage réactif orienté contrôle	12
1.2.1 Notion d'instant	12
1.2.2 Durée nulle de l'instant	14
1.3 Spécifier, simuler, prouver	15
1.3.1 Spécifier	15
1.3.2 Simuler	16
1.3.3 Prouver	17
1.4 Synthèse	17
<b>2 VHDL</b>	<b>18</b>
2.1 Langage de description	18
2.1.1 Styles de programmation	18
2.1.2 Modularité et hiérarchie	19
2.2 Moteur de simulation	21
2.2.1 Temps continu et délais	21
2.2.2 Les pilotes	21
2.2.3 Attente d'évènements	23
2.2.4 Algorithme d'évaluation	24
2.3 Esterel vs VHDL	24
2.4 Synthèse	26
<b>3 Format interne</b>	<b>27</b>
3.1 Exemple en Pure Esterel v5	27
3.2 Terminologie	28
3.3 Format IC/LC	28
3.3.1 Instructions	28
3.3.2 Exemple	30
3.4 Format CCFG de EC	30
3.4.1 Compilateur EC	30
3.4.2 Instructions	30
3.4.3 Exemple	32
3.5 Format GRC	32
3.5.1 Arbre de sélection	33
3.5.2 Arbre de flot de contrôle	33
3.5.3 Exemple	34
3.6 Synthèse et choix du format intermédiaire	35

3.6.1	Coût d'accès au format intermédiaire . . . . .	35
3.6.2	Graphes . . . . .	35
3.6.3	Réincarnation . . . . .	35
3.7	Simulation GRC . . . . .	36
<b>4</b>	<b>Génération du source VHDL</b>	<b>37</b>
4.1	Système de processus . . . . .	37
4.1.1	Séquence . . . . .	37
4.1.2	Parallélisme et synchronisation . . . . .	37
4.1.3	Exclusion . . . . .	38
4.1.4	Appel à une action . . . . .	39
4.1.5	Test . . . . .	39
4.1.6	Réaction . . . . .	40
4.1.7	Exemple . . . . .	40
4.2	Réduction du système . . . . .	41
4.3	Ordonnancement . . . . .	42
4.3.1	Ordre . . . . .	42
4.3.2	Absence des signaux . . . . .	43
4.3.3	Processus d'ordonnancement . . . . .	43
4.4	Interprétation VHDL . . . . .	43
4.4.1	Signaux . . . . .	43
4.4.2	Processus . . . . .	45
4.4.3	Processus de début de réaction . . . . .	46
4.4.4	Exemple . . . . .	47
	<b>Conclusion et Perspectives</b>	<b>51</b>
	<b>Bibliographie</b>	<b>53</b>

# Introduction et Motivation

Le travail de DEA s'intègre au projet de l'équipe TICK qui se focalise sur les activités liées au langage synchrone Esterel. Esterel, Lustre et Signal sont les trois principaux représentants de la classe des langages synchrones, nés du fruit de la recherche de laboratoires français.

La nature des formalismes synchrones permet de modéliser, programmer et valider des applications embarquées à temps critique. Divers outils de simulation, de vérification ou de synthèse ont été développés depuis une vingtaine d'années. Le langage a évolué jusqu'à aujourd'hui avec la dernière version libre implantée par le compilateur v5. L'outil graphique XES permet de simuler un programme Esterel en lui donnant une série d'entrées: l'utilisateur observe à chaque réaction les signaux émis. XEVE permet la vérification de propriétés du système. Elles sont spécifiées par un *observeur* écrit en Esterel. Le moteur de vérification va essayer d'exhiber une séquence d'entrées falsifiant la propriété, si il échoue, la propriété est satisfaite: la description Esterel est correcte.

Esterel est actuellement compilé en systèmes d'équations booléennes, elles mêmes formant une représentation textuelle des schémas de portes logiques des circuits digitaux. Ce niveau de granularité dans la cible de traduction apparaît cependant trop fin du point de vue de la conservation de la structure d'automate représentée par un programme Esterel, qui disparaît totalement. La problématique consiste donc à proposer une alternative mettant en relation Esterel et le langage de description matériel, VHDL, de sorte à conserver le haut niveau de structure comportementale tel qu'exprimé en Esterel.

Une des motivations de cette traduction vient du fait que VHDL a été inventé dans un but de simulation efficace de circuits synchrones. La compilation actuelle d'Esterel en équations triées, demande d'évaluer toutes les équations à l'exécution, même si les parties du programme correspondantes sont inactives, ce qui est un frein à une simulation/exécution efficace en nombre d'instructions.

Une seconde motivation est de préserver la structuration hiérarchique du programme Esterel d'origine vers le code produit, justement pour permettre de conserver ce gain de n'exécuter que des processus actifs dans le cycle de simulation

Actuellement, le compilateur Esterel génère un code dont les instructions sont difficiles à associer à celles du programme Esterel d'origine. Le sujet proposé traite donc de la traduction d'un programme Esterel vers une architecture VHDL comportementale.

La proposition *IEEE P1076.6/D2.01, Draft Standard For VHDL Register Transfer Level Synthesis* écrit le sous-ensemble de VHDL accepté par les outils de synthèse actuellement distribués sur le marché tel que DC de Synopsys. Le travail réalisé dans le cadre du stage de DEA permettra d'aboutir à une transformation d'Esterel en VHDL. Etablir un lien, à un haut niveau d'abstraction, entre Esterel et VHDL permettra d'aboutir à des modélisations mixtes, à l'utilisation des outils de CAO de chaque langage pour l'autre, ...

## Présentation des chapitres

### Esterel et VHDL

Les deux premiers chapitres présentent le langage source: Esterel Pur v5 et le langage cible: VHDL 93. Nous les situons en exhibant leur pouvoir d'expression et leur sémantique respective de simulation. Esterel est un langage réactif synchrone fondé sur plusieurs hypothèses fortes permettant d'assurer la cohérence entre toutes les activités liées au langage: simulation, compilation, optimisation, vérification, ... et également l'interprétation dans des modèles mathématiques (automates réactifs ou circuits synchrones). VHDL est dédié à la description de circuits asynchrone dans un environnement de simulation orienté événements. L'analyse de ces deux langages permet d'exhiber une représentation orientée simulation VHDL des constructions d'Esterel.

## **Détermination d'un format Esterel intermédiaire qui conserve la structure du programme Esterel d'origine**

Le troisième chapitre est consacré à la présentation de plusieurs formats intermédiaires Esterel offrant divers avantages. Mais lequel d'entre eux choisir permettant une traduction la plus facile possible en VHDL? Plusieurs critères déterminants entrent en jeu: la conservation de la structure du programme Esterel, une API disponible permettant le parcours de l'arbre syntaxique abstrait, la résolution potentielle des problèmes de duplication nécessaire de code pour désambigüer des comportements, problèmes connus en Esterel sous les noms de schizophrénie et réincarnation. Notre choix s'est porté sur le format GRC qui regroupe un ensemble de propriétés satisfaisantes dans la vision VHDL.

## **Détermination de la traduction des instructions de ce format en VHDL de sorte à préserver la sémantique d'origine**

Le troisième chapitre traite en seconde partie de l'expression des nœuds du format GRC dans un système de processus orienté moteur de simulation VHDL, respectant la sémantique de simulation Esterel. J'ai donné une sémantique aux nœuds, exprimée par un ensemble de signaux, de processus parallèles et diverses constructions atomiques. Un programme Esterel exprimé par ce système de processus m'a permis ensuite de me consacrer à la composition d'instructions, leur réduction et la résolution des problèmes de causalité ou de réaction à l'absence.

## **Production de code VHDL**

Le quatrième chapitre montre la manière dont j'ai traduit les instructions du système de processus représentant un programme Esterel en VHDL. Les phases successives de traduction s'appuient sur le même exemple depuis Esterel jusqu'à VHDL, montrant la qualité du code obtenu par le compilateur que j'ai réalisé en C++ durant le stage.

## **Perspectives**

En conclusion, nous ferons le comparatif entre autres en termes de nombre de registres et nombre de signaux d'un exemple spécifié en Esterel compilé dans deux styles de code VHDL. Le premier, orienté comportemental, est le fruit du projet de DEA et le second, plus bas niveau, représente la liste d'équations triées dans une syntaxe VHDL. Puis, nous terminerons par les perspectives offertes par ce travail dans le cadre de projets plus ambitieux.

# Chapitre 1

## Présentation d'Esterel

Esterel est un langage réactif synchrone créé par Gérard Berry et développé en collaboration entre l'Institut National de Recherche en Informatique et Automatique (INRIA) et le Centre de Mathématiques Appliquées (CMA) voilà plusieurs années. Il permet de écrire de manière intuitive les parties contrôle de systèmes réagissant à des stimuli provenant de l'environnement extérieur.

Esterel est le sujet actif de nombreux thèmes de recherche ainsi que d'utilisation industrielles.

- L'action INRIA-TICK dirigée par Robert de Simone propose de nouveaux formats de simulation d'Esterel, de simplifications, de traduction vers d'autres langages tels que VHDL ou Synnex, utile pour une vision *co-design* ou partitionnement logiciel-matériel.
- L'équipe SPORTS de Charles André, créateur du formalisme graphique *SynCharts* basé sur Esterel, s'oriente dans une direction logiciel et UML.
- France Telecom R&D propose des solutions de simulation logicielles très rapides, permettant de simuler quelques parties contrôles dans le domaine des Telecom.
- Steven Edwards, au sein des laboratoires Synopsys, a de même proposé des implantations rapides permettant la simulation logicielle de circuits.
- La société Esterel Technologies industrialise le langage, les outils, l'expertise et le conseil auprès de grands groupes:
  - *Semiconducteurs et Télécom*: ST Microelectronics, Texas Instrument, Thales, Motorola, France Telecom
  - *Automobile, transport et énergie*: Audi, RATP, Schneider Electric, EDF, ...
  - *Aérospatiale et Défense*: Eurocopter, Dassault, Airbus, Zodiac, ...
- Dans le monde académique:
  - *Amérique*: Université de Columbia (USA), Université du Minnesota (USA), Université de Berkeley (USA), Université de Calgary (Canada)
  - *Europe*: Ecole des Mines de Nantes, Université de Sheffield (UK), ENST, Université de Kiel (Allemagne), ESSI, Université Linköping (Suède), Ecole d'ingénieurs de Genève (Suisse), Université de Budapest (Hongrie)
  - *Asie*: Université de Singapore (Inde), Université de Corée, Institut indienne des technologies (Inde)

Afin d'illustrer différentes propriétés ou constructions syntaxiques des langages traités, nous allons nous appuyer sur un exemple choisi pour sa simplicité même si il ne reflète pas du pouvoir expressifs global des langages Esterel ou VHDL. Il s'agit d'un additionneur 1-bit *add* à trois entrées: *i* et *j* les deux bits à additionner avec la retenue entrante  $c_{in}$  et deux sorties: *s* la somme et  $c_{out}$  la retenue sortante.

$$\forall t \in \mathbb{R}, \forall c_{in}(t), i(t), j(t) \in \mathbb{B}, \llbracket add(i(t), j(t), c_{in}(t)) \rrbracket = ((c_{in}(t) + i(t) + j(t)) \bmod 2, (c_{in}(t) + i(t) + j(t)) / 2)$$

la fonction *add* doit explicitement être appelée — et à tout moment  $t \in \mathbb{R}$  — en lui précisant ses paramètres. L'exécution de *add* suspend l'exécution du programme l'ayant appelée pour une durée  $\epsilon \in \mathbb{R}$  indéterminée mais bornée. Le couple  $(s, c_{out})$  rendu par le calcul de *add* est la somme des entrées (*s*) et la retenue sortante ( $c_{out}$ ).

L'approche synchrone est fondée sur des hypothèses permettant de s'affranchir de ces considérations. Un plus grand pouvoir d'expressivité est ainsi offert au programmeur avec par exemple l'introduction du parallélisme.




FIG. 1.1 – Boucle de simulation d’un instant

La boucle de simulation dans l’*instant* est la séquence de trois actions: lecture des entrées, traitement, puis positionnement des sorties.

## 1.1 Constructions Esterel Pur v5

Un utilisateur doit pouvoir exprimer simplement un élément tel que l’appel à une routine ou une opération arithmétique élémentaire. Esterel permet l’expression de constructions arithmétiques ou conditionnelles sur des types primitifs et des variables apparentes aux langages impératifs, ou *data-flow*.

Une *sémantique constructive* a été définie pour un noyau d’instructions Esterel: Esterel Pur. Par la suite, sur la demande des utilisateurs, plusieurs instructions ont été rajoutées, macros construites à partir du noyau Esterel ou constructions orientées *données* sans sémantique. Nous nous focalisons ici sur les instructions du noyau Esterel v5 — dernière version développée à l’INRIA —, les autres dépassant le cadre de l’exposé [8, 12].

### 1.1.1 Exemple

Un additionneur 2-bits est spécifié en Esterel et commenté (figure 1.2). Il est constitué d’additionneurs 1-bit (figure 1.1), de même spécifié en Esterel et commenté. En utilisant des *macros* Esterel, ces spécifications auraient été plus concises et auraient plus ressemblé à un style de programmation impératif traditionnel.

### 1.1.2 Syntaxe

Dix primitives syntaxiques sont définies [8, 12].

#### La séquence

La séquence est faite entre deux instructions  $p$  et  $q$  par l’opérateur  $;$   $p; q$ . La première instruction  $p$  est instantanément démarrée lorsque la séquence débute, et s’exécute jusqu’à sa terminaison ou la levée d’une *exception*. Lorsque  $p$  termine,  $q$  débute immédiatement et la séquence se comporte de la même façon que  $q$ .

#### Le parallèle

L’instruction de parallélisation  $||$  est *synchrone*. Les signaux sont partagés entre tous les *threads* — ou *branches* — leur permettant de communiquer.

```
[p || q]; r
```

Les instructions  $p$  et  $q$  s’exécutent en parallèle et lorsqu’elles ont toutes les deux terminées alors le contrôle est en séquence instantanément donné à  $r$ .

#### Emission d’un signal

Une émission instantanée d’un signal  $s$  est réalisée par l’instruction **emit**  $s$ . L’émission termine instantanément et donne le contrôle dans l’instant à la prochaine instruction, lui permettant de s’exécuter.

<pre> <b>module</b> add1bit:   <b>input</b> i, j, cin;   <b>output</b> s, cout; </pre>	<p><i>add1bit</i> est le nom du composant: le <i>module</i>. L'interface d'éclare 3 entrées et 2 sorties pouvant prendre soit le <i>statut présent</i> si le signal est présent, soit les <i>statut absent</i> si le signal n'est jamais <i>émis</i> au cours de l'<i>instant</i>. Le signal d'entrée implicite: <b>tick</b> une fois activée marque le début de l'instant.</p>
<pre> <b>loop</b> </pre>	<p>Le comportement du module se reproduit à chaque <i>instant</i>. Une boucle marque explicitement la reproduction du comportement au cours des instants.</p>
<pre>   <b>present</b> i <b>then</b>     <b>present</b> j <b>then</b>       <b>emit</b> s     <b>end present</b>   <b>end present</b> </pre>	<p>Si le signal <i>i</i> est <i>présent</i> alors si le signal <i>j</i> est <i>présent</i> alors rien ne se produit si le signal <i>j</i> est <i>absent</i> alors le signal <i>s</i> est émis.</p>
<pre>    </pre>	<p>Toutes les instructions d'Esterel sont clôturées de sorte à lever toutes les ambiguïtés de précédence. L'opérateur de parallélisme d'éclare en <i>parallèle synchrone</i> les diverses instructions.</p>
<pre>   <b>present</b> j <b>then</b>     <b>present</b> i <b>else</b>       <b>emit</b> s     <b>end present</b>   <b>end present</b> </pre>	<p>Cette instruction est similaire à la précédente.  Ainsi, le calcul de la somme est représenté par deux instructions syntaxiquement concurrentes car elles peuvent affecter en même temps <i>s</i>. Cependant, par construction, une seule pourra émettre <i>s</i> dans l'instant.</p>
<pre>    </pre>	<p>Les trois prochaines instructions concurrentes calculent la retenue <math>c_{out}</math> en fonction des trois entrées. Ici, <math>c_{out}</math> pourra être émis par deux instructions. Doit-on protéger ou résoudre le signal <math>c_{out}</math>? Les hypothèses de <i>diffusion instantanée des signaux</i> et de <i>durée nulle de l'instant</i> ont permis de donner un sens à l'émission d'un tel signal dit <i>signal pur</i>. Si un tel signal est émis dans une instruction concurrente alors ce signal est <i>présent</i>. Si une autre instruction concurrente l'émet aussi dans l'instant, alors ce signal est toujours présent sans aucune ambiguïté. Traiter d'Esterel Pur permet de s'abstraire des résolutions de signaux portant des variables (des valeurs).</p>
<pre>   <b>present</b> i <b>then</b>     <b>present</b> j <b>then</b>       <b>emit</b> cout     <b>end present</b>   <b>end present</b> </pre>	
<pre>   <b>present</b> j <b>then</b>     <b>present</b> cin <b>else</b>       <b>emit</b> cout     <b>end present</b>   <b>end present</b> </pre>	
<pre>   <b>present</b> i <b>then</b>     <b>present</b> cin <b>else</b>       <b>emit</b> cout     <b>end present</b>   <b>end present</b> </pre>	
<pre> <b>end loop</b> <b>end module</b> </pre>	

TAB. 1.1 – Additionneur 1-bit en Esterel

<pre> <b>module</b> add2bits:   <b>input</b> i, j;   <b>input</b> k, l;   <b>output</b> s1, s2, cout; <b>loop</b> <b>signal</b> cout1, cin <b>in</b>    <b>run</b> add1bin[     <b>signal</b> i / i;     <b>signal</b> k / j;     <b>signal</b> cin / cin;     <b>signal</b> cout1 / cout;     <b>signal</b> s1 / s]        <b>run</b> add1bin[     <b>signal</b> j / i;     <b>signal</b> l / j;     <b>signal</b> cout1 / cin;     <b>signal</b> cout / cout;     <b>signal</b> s2 / s] <b>end signal</b> <b>end module</b> </pre>	<p>Ce module modélise l'additionneur 2-bits.  Ces entrées représentent le premier nombre <math>i + 2.j</math>.  Le second nombre est <math>k + 2.l</math>.  La sortie représente le nombre <math>s_1 + 2.s_2</math> et <math>c_{out}</math> la retenue.</p> <p>Un signal interne <math>c_{out_1}</math> est déclaré de sorte à ce que les diverses instructions concurrentes puissent communiquer entre elles via ce signal. Un second signal interne <math>c_{in}</math> est nécessaire pour positionner l'entrée de l'additionneur 1-bit du calcul des bits les moins significatifs.  Le module <i>add1bit</i> spécifié au-dessus est instancié ici. Ses arguments sont des signaux que nous devons lier aux signaux que nous utilisons dans le module courant.  Nous remarquons que le signal <math>c_{in}</math> est toujours <i>absent</i> car il n'est jamais <i>émis</i> dans ce module.</p> <p>En parallèle, nous instancions le module <i>add1bit</i> une seconde fois avec les signaux représentant les bits de poids fort des 2 nombres.</p> <p>A chaque instant, <i>add2bits</i> positionnera ses sorties <math>c_{out}</math>, <math>s_1</math> et <math>s_2</math> à <i>présent</i> ou <i>absent</i> en fonction du statut des entrées <math>i</math>, <math>j</math>, <math>k</math> et <math>l</math>.  En représentation logique, <i>absent</i> est le potentiel bas noté 0, et <i>présent</i>, le potentiel haut noté 1.</p>
--	--

TAB. 1.2 –. Additionneur 2-bits en Esterel

## La boucle

Une boucle est définie par **loop p end loop** où le corps est  $p$ , une instruction Esterel. Le corps  $p$  redémarre instantanément à sa terminaison, de manière infinie. Le corps d'une boucle n'est pas autorisé à se terminer instantanément lorsqu'il est démarré. Cette condition est *statique*: il ne peut pas exister dans l'instant un chemin direct d'exécution du début jusqu'à la fin de  $p$ , le chemin ne pouvant pas être dynamique.

## La fin de l'instant

Une fin d'instant simple est la terminaison du programme en un instant (sans boucle). Cependant un programme ne se limite pas à être exécuté qu'une seule fois (besoin de boucle). Un autre aspect réside dans la représentation du système: c'est un automate. Lorsque le programme termine de s'exécuter dans un instant, il termine dans un état. Lors du prochain instant, il reprendra son exécution à partir de l'état dans lequel il s'était arrêté. La primitive **pause** termine l'instant courant dans un état et reprendra au prochain instant à ce point d'arrêt: un état est donc un ensemble de points d'arrêt actifs.

Les boucles ne peuvent pas terminer instantanément: il est imposé de casser les cycles instantanés à l'aide d'une instruction **pause** dans le corps.

```
loop
  pause;
  emit S
end loop
```

Par exemple, la macro **sustain** émet à chaque instant le signal  $S$ . Lorsque la boucle est activée (outre le premier instant),  $S$  est émis puis termine instantanément en donnant en séquence le contrôle à l'instruction suivante. **pause** fige l'état du corps de la boucle de sorte qu'au prochain instant — au prochain *tick* — il rende le contrôle là où il l'avait laissé. L'exécution reprend en terminant le corps de la boucle, revient au début, émet  $S$  et sauvegarde de nouveau l'état courant du corps de la boucle. Ceci sera indéfiniment réalisé.

Au travers de l'instruction Esterel *sustain*, nous venons de montrer que **pause** sauvegardait l'état courant de l'exécution d'une instruction. On voit ici apparaître le lien qu'il existe entre un *registre* — logiciel en termes de variables ou matériel en termes de flip-flop-D — et l'instruction **pause**. En effet, cette instruction est la seule manière de représenter un registre. Toutes les autres constructions syntaxiques comme **await** qui intuitivement sauvegarde un état ou marque un point d'attente sont construites avec des primitives de base dont **pause**.

## Le test de présence d'un signal

L'instruction **present S then p else q end present** une fois activée donne instantanément le contrôle à une de ses branches  $p$  ou  $q$  en fonction de l'évaluation du statut du signal  $S$  testé. Une des branches  $p$  ou  $q$  peut être omise, mais au moins une d'entre elles doit être spécifiée. La branche omise correspond à l'instruction **nothing** qui rend instantanément le contrôle.

```
present S then emit O else nothing end present
```

Si le signal  $S$  est présent dans l'instant courant alors le signal  $O$  est émis et l'instruction **present** termine. Si  $S$  est absent alors la branche *else* résulte à **nothing** obtient le contrôle —*éaction à l'absence* — et le rend de sorte à ce que **present** termine.

## Déclaration locale d'un signal

Les branches mises en concurrence s'échangent des informations par le moyen de signaux. L'instruction **signal S in p end signal** permet de déclarer un signal local  $S$  de sorte à ce que les branches puissent communiquer. Les instructions Esterel étant clôturées, la notion de portée — *scope* — de  $S$  dans  $p$  existe:

```
signal S in                signal S in
  p                          r
||                          ||
  q                          s
end signal                  end signal
```

Les instructions  $p$  et  $q$  communiquent via le signal  $S$ , différent de celui servant à faire communiquer  $r$  et  $s$ . Dans cette instruction,  $p$  et  $q$  ne peuvent pas communiquer avec  $r$  et  $s$  via le signal  $S$ .

Cette notion de *scope* de signaux a amené la notion de *éincarnation* des signaux dans les boucles. Des *instances fraîches* des signaux sont disponibles au début du corps de chaque boucles. Nous n'allons pas développer ces notions inutiles pour la compréhension du document dont les détails se trouvent en [12].

**Préemption**

Une exception définit un point de sortie pour son corps:

```
trap T in
  P
end trap
```

Le *scope* de *T* s'applique à son corps *p*. L'instruction **exit** *T* dans *p* donne instantanément le contrôle à l'instruction suivant la fin du *scope* de *T*. Une nouvelle déclaration d'un **trap** cache celle la plus extérieure.

Le *trap* permet de terminer une boucle via l'instruction *exit* levée dans le corps de la boucle ou par une *branche* parallèle.

La suspension **suspend p when S** dans l'instant d'une section de code *p* préemptée par le signal *S* permet de définir avec **trap** des macros de préemption habituellement utilisées **abort p when S** et **weak abort p when S**.

**1.2 Langage réactif orienté contrôle**

La modélisation d'un problème quelconque aboutit à la mise en parallèle de deux systèmes. Pourquoi devrions-nous nous interdire cette solution naturelle au profit d'un style séquentiel, fonctionnel ou axiomatique?

Cette section présente les hypothèses fondamentales d'Esterel qui ont permis, entre autres, de donner à un programme Esterel une représentation orientée VHDL.

**1.2.1 Notion d'instant**

$\mathbb{R}$  est échantillonné sur  $\mathbb{N}$ :

$$\forall n \in \mathbb{N}, \forall t \in \llbracket n, n + 1 \llbracket, \forall c_{in}(t), i(t), j(t) \in \mathbb{B}, \llbracket add(i(t), j(t), c_{in}(t)) \rrbracket = \llbracket add(i(n), j(n), c_{in}(n)) \rrbracket$$

Hypothèse synchrone: l'instant *n* est une tranche de temps telle que les entrées acquises à l'instant *n* restent inchangées jusqu'au prochain instant *n + 1*, en assurant que la période d'échantillonnage soit suffisamment grande pour que le calcul puisse terminer en rendant un résultat. Alors la durée de calcul  $\epsilon \in \mathbb{R}$  est réduite à  $\epsilon \in \llbracket n, n + 1 \llbracket$ . Les activités d'entrées-sorties et de calcul sont alternées de manière cohérente: toutes les entrées sont prises en compte et traitées.




FIG. 1.2 – Appel à la fonction *add* sur trois instants consécutifs

La figure 1.2 illustre la notion d'instant. Au cours du temps *t*, trois échantillons sont réalisés sur les entrées *i*, *j* et *cin* aux instants *n*, *n + 1* et *n + 2* initiés par l'appel à la fonction *add*. Les sorties  $s_{out}$  représentant la retenue et *s*, la somme, sont calculées au cours de l'instant. Contrairement aux langages avec horloge explicite, l'horloge est implicite — l'intervalle de temps n'est pas précisé — avec réactions successives sur appel de *add*. La durée d'un instant varie en fonction de plusieurs paramètres tels que la difficulté à calculer une instance d'entrées ou la charge de calcul du système qui peut ne pas simplement être limitée au calcul de *add*.

L'expression du parallélisme a été introduite grâce à la notion d'*instant commun* qui assure que toutes les branches démarrent en même temps sur la présence du signal marquant le début de l'instant (ici *add*).

Ce modèle correspond à une réalité physique, en termes de circuits, modélisant les parties contrôles qui ne sont pas considérées par les langages généralistes de description de circuits.

### Composant et interface




FIG. 1.3 – Système réactif synchrone

Lorsque cette fonction de réaction sera appelée depuis l'extérieur — par un autre programme, par l'utilisateur, par un stimulus de l'environnement —, les entrées seront fixées pour toute la durée de l'instant. Nous devons ainsi connaître toutes les entrées du système données aux diverses fonctions de calcul de sorte à pouvoir les figer dès le début de l'instant. Le système est donc décrit comme une boîte ayant des entrées et des sorties. L'appel à la fonction de réaction provient de l'environnement extérieur, comme les entrées, nous pouvons donc considérer cet appel comme une nouvelle entrée déclenchant un instant de calcul. L'ensemble des entrées et des sorties est appelé *interface* du système — ou du composant —.

La figure 1.3 présente l'interface du double additionneur 1-bit présentée au-dessus. *i*, *j*, *k* et *l* sont les entrées du système. Les sorties sont  $c_{out1}$ ,  $c_{out2}$ ,  $s_1$  et  $s_2$ . *react* est l'entrée permettant de débiter un nouveau cycle de calcul.

### Système infini

L'appel à une fonction locale (ici *add*) depuis une autre fonction n'est plus possible. La fonction de réaction marquant le début de l'instant, assure que tous les *threads* démarrent en même temps selon la boucle de réaction 1.1. Le début de l'instant est initié de façon générale par un stimulus externe au système (ici *react*). De plus, lorsqu'un instant est terminé, nous désirons que le composant serve de nouveau pour de nouveaux cycles de calculs. Ainsi, généralement, un système synchrone attend le début d'un instant, lit les entrées, réalise les calculs et positionne les sorties puis boucle indéfiniment dans cette séquence d'actions. La figure 1.3 présente en plus de son interface cette notion implicite de réutilisabilité infinie.

### Signaux

L'instant commun a permis d'introduire un opérateur de parallélisme. Comment les différentes *branches* communiquent-elles entre elles? Ils utilisent des variables partagées appelées *signaux*. En règle générale, les signaux ne peuvent être affectés que dans une seule et unique branche par instant. Un mécanisme de *résolution* ou de *combinaison* des signaux doit être offert par le langage de sorte à pouvoir les affecter dans plusieurs branches parallèles en même temps. De manière générale, ces langages permettent d'exprimer fortement le parallélisme entre divers calculs, ainsi, toutes les communications se feront par l'intermédiaire de signaux. Désormais, nous considérerons les entrées, les sorties et les communications internes au système comme des signaux.

### Représentation logicielle

Un programme Esterel peut se synthétiser soit en logiciel soit en matériel.

Le double additionneur 1-bit 1.3 présente une interface. Est-ce possible de représenter le système interne sous forme logicielle? La boucle infinie peut être traduite en

```
forever do
```

```

if react then
  read_inputs(i, j, k, l);
  compute();
  write_outputs(s, cout);
end if
done

```

Sur la présence de l'entrée *react*, les entrées de l'interface sont lues par *read inputs*, le corps du calcul, *compute*, est ensuite lancé, puis finalement les sorties sont positionnées par *write outputs*. Cette boucle est infiniment itérée.

En supposant être sur une architecture mono-processeur, nous devons séquentialiser l'expression du parallèle à l'intérieur de la fonction *compute*:

```

compute() is
  add(0, i, j, cout1, s1);
  add(0, k, l, cout2, s2);
end compute

```

Ici, les appels à *add* sont parallèles, les mettre en séquence ne nuit en rien à la cohérence des résultats obtenus sur les sorties. Les deux instructions *add* auraient pu être interverties sans affecter ni les résultats ni l'échec du calcul. Que ce passe-t-il dans le cas où les instructions soient concurrentes, ou bien que les entrées d'une instruction dépendent des sorties d'une autre? Ces questions seront traitées un peu plus loin dans la section 2.3 relative au déterminisme de ces langages.

## Représentation matérielle




FIG. 1.4 – Système réactif synchrone sur une architecture matérielle

Le double additionneur 1-bit 1.3 se traduit bien sur une architecture matérielle: le parallélisme exprimé dans un langage synchrone se retrouve dans sa représentation matérielle (figure 1.4). Deux instances d'un additionneur 1-bit calculent simultanément les sorties en temps borné. Nous remarquons que les composants sont sensibles à l'entrée *react*: ce sont des composants *clockés* ou *composants digitaux synchrones*.

### 1.2.2 Durée nulle de l'instant

Les langages réactifs synchrones proposent par la notion d'instant de fractionner le temps continu en temps discret. Chaque tranche discrète est appelée instant ou cycle. A la fin de chaque instant, le système a nécessairement terminé les calculs en positionnant les sorties à des valeurs stables. A cette notion, nous avons rajouté celle d'*instant commun* qui nous permet d'introduire aux langages un opérateur de parallélisme. Chaque branche parallèle est appelée *thread* — au sens le plus général: entités de calcul indépendantes qui peuvent communiquer entre elles —, synchronisées par une entrée commune provenant de l'environnement extérieur. Dans une représentation logicielle, nous parlerons d'*appel à la fonction de réaction* alors que dans une approche matérielle ou distribuée, nous emploierons le terme de *signal de synchronisation, horloge* ou *clock*.

Une sous-classe de langages réactifs synchrones comme Esterel [8] font l'hypothèse de la *durée nulle de l'instant*. Le temps est discretisé et, lors de l'appel à la fonction de réaction, les entrées sont figées d'une part et les sorties instantanément positionnées aux valeurs rendues après le calcul.




FIG. 1.5 – Système réactif synchrone avec durée nulle de l’instant

La figure 1.5 présente le paradigme synchrone avec la durée nulle de l’instant. Cette hypothèse permet de s’abstraire de la durée de calcul aboutissant à donner une valeur aux sorties entraînant de multiples ouvertures sur des systèmes de preuves axiomatiques. Le programme évolue au cours du temps discret. Considérer la durée de l’instant nulle permet de mettre en équations le programme: l’évaluation symbolique et sémantique opérationnelle en sont les principaux gains à moindre coût. Lors d’une implantation logicielle ou matérielle, la durée maximale de l’instant devra être déterminée de sorte à ce que le calcul puisse terminer dans la durée allouée à l’instant.

### Diffusion instantanée des signaux

La durée nulle de l’instant permet de s’abstraire de la durée du calcul en positionnant les sorties instantanément. Les *threads* émettent et reçoivent les signaux instantanément. Un effet implicite de l’hypothèse de la durée nulle de l’instant est la *diffusion instantanée des signaux*.

### Réaction à l’absence

La division du temps entre instants permet de déterminer instantanément les signaux *présents*: les signaux d’entrée qui ont été positionnés *amis* et les signaux interne de communication qui ont eux aussi été émis de sorte à propager une information vers les *threads* qui attendent cette information. De manière symétrique, les signaux qui ne sont pas *présents* sont dit *absents*. L’hypothèse faite par le langage Esterel est que les *threads* peuvent réagir à l’absence d’un signal de la même manière qu’ils le font à la présence.

## 1.3 Spécifier, simuler, prouver

### 1.3.1 Spécifier

Esterel permet de programmer des systèmes en termes de contrôles dans le but de les vérifier par la simulation et la vérification de propriétés caractéristiques exhibées. Un programme Esterel peut être vu comme un automate hiérarchique ayant

1. des registres d’arrêt entre les réactions: ils permettent de mémoriser en fonction de l’historique des entrées, l’état courant du cycle.
2. une fonction de transition sur les sorties: les entrées du cycle courant généreront des sorties, en fonction de l’état courant dans lequel l’automate se trouve.
3. une fonction de transition sur les états: les entrées du cycle courant et l’état courant de l’automate le font passer dans un nouvel état pour le cycle de simulation suivant.

Dans une ultime phase le système spécifié et vérifié pourra être compilé en divers langages dont les plus représentatifs sont:

- C ANSI pour être embarqué sur ASIC, ou utilisé tel quel dans les domaines du logiciel (contrôles d’interfaces graphiques par exemple).

- C++ dans une optique logicielle ou génie logiciel.
- VHDL et Verilog pour être synthétisés en circuit.

### Faiblesses de la traduction en langage cible

Un programme Esterel est actuellement compilé en système d'équations triées selon un tri topologique. La structure d'automate telle qu'elle a été présentée plus haut engendrerait une explosion combinatoire sur le nombre des états. Cette solution a eu son heure de gloire mais a dû être abandonnée. Le système d'équations est ordonné – séquentialisé – afin que chaque variable soit définie avant d'être utilisée (tout programme ne permettant pas ceci est incorrect). Ainsi, quelque soit le langage cible (C, C++, VHDL, ...), le système d'équations est traduit de la même manière (à la syntaxe près) en un système – ou circuit – combinatoire synchrone avec sauvegarde de l'état courant.

Une première faiblesse est que la structure du programme Esterel donnée par le concepteur a totalement disparue. Pourquoi arriver à un niveau si bas [16] — proche des portes logiques élémentaires en termes de circuits, ou d'instructions assembleurs de base en terme logiciel — en occultant la structure donnée au programme d'origine?

La seconde faiblesse qui découle de l'ordonnement du système d'équations est qu'à tout instant toutes les équations sont évaluées. Ceci signifie qu'un nombre non négligeable d'équations est vainement évalué. Conserver la structure initiale du programme Esterel d'origine permettrait d'activer uniquement les parties actives. En conservant un nombre de lignes produites après compilation linéaire par rapport au nombre de lignes du code source Esterel: le temps de simulation et d'exécution en serait largement amélioré.

**Fort de ces constatations, un des buts est ici de proposer un système de compilation d'Esterel dans le langage VHDL en conservant la structure d'un programme Esterel initial afin de n'exécuter uniquement, ou presque, les parties réellement actives.**

### 1.3.2 Simuler

Un système spécifié en Esterel est ensuite exécuté de sorte à en vérifier la cohérence comportementale. Plusieurs simulateurs sont disponibles, XES développé à l'INRIA est de domaine public, le simulateur d'Esterel Studio, produit phare de la gamme d'outils d'Esterel Technologies, est un produit commercial.

La simulation est un point crucial car un passage à l'échelle des programmes Esterel implique un fort coût en ressources logicielles: mémoire, CPU, ... Ainsi, des tentatives pour n'exécuter que les parties utiles sont faites dans ce domaine depuis longtemps avec comme avancées récentes:

- Steven Edwards [2] (laboratoires Synopsys) propose un système purement logiciel de simulation des parties actives d'un programme.
- Le CNET (France Telecom R&D) a réalisé un compilateur (SAXO [10]) produisant un code simulable 100% logiciel (FAST C) jouant sur le pouvoir d'expressivité d'un langage impératif séquentiel (C).
- Dumitru Potop [11] (INRIA-CMA) propose lui aussi un style d'évaluation accélérant la simulation en activant que les sections utiles.

Ces travaux sont des préliminaires au travail réalisé ici. Leur expressivité est étudiée dans le chapitre 3 consacré aux *formats internes*.

### Programmes cycliques

Toutes les méthodes de simulation actuelles sont fondées sur une hypothèse forte des langages synchrones: *toutéaction termine dans un délai borné*. Sans cette hypothèse, les notions d'*instant*, *instant commun* et *durée nulle de l'instant* seraient fausses. Cependant, les constructions syntaxiques d'Esterel permettent de spécifier un programme cyclique i.e. un programme qui ne termine pas dans l'instant. Le fait qu'un programme soit acyclique est une condition suffisante de correction.

### Sémantique d'Esterel

Les compilateurs actuels v5 implantent Esterel et sa *sémantique formelle constructive* [12]. Les constructions Esterel sont associées à une représentation logique, combinaison de portes et de registres. Ces constructions peuvent être combinées pour donner une représentation logique équivalente: un programme Esterel est équivalent à un circuit logique. Ainsi, compiler un

programme Esterel revient à résoudre un système d'équations logiques en appliquant les techniques et les outils dédiés au domaine de la logique.

- Un programme cyclique peut être constructif: production de code logique simulable.
- Les équations triées sont une traduction de cet ensemble de portes et de registres logiques.
- La traduction en système d'équations logiques séquentialise (tri topologique) un programme Esterel: la structure initiale est perdue.

**Un des buts est ici, de proposer une traduction d'Esterel en VHDL de sorte à conserver la sémantique constructive de la simulation du programme Esterel initial et de l'exprimer en VHDL, dans sa propre sémantique de simulation.** Nous étudierons ici l'expression de programmes acycliques.

### 1.3.3 Prouver

La simulation d'un programme Esterel est fondée sur la sémantique constructive du programme représentée comme un ensemble d'opérations booléennes. Ainsi, des propriétés sur le programme peuvent être prouvées en appliquant des algorithmes prenant en entrée un système d'équations booléennes. Les outils actuels XEVE (CMA-INRIA en domaine public) et les outils de preuve proposés dans la Suite logicielle d'Esterel Studio sont basés sur les **B**inary **D**ecision **D**iagrams. Les outils produits par Esterel Technologies tendent néanmoins à introduire de nouveaux moteurs de preuve basés sur SAT.

## 1.4 Synthèse

Esterel est un langage *réactif synchrone* structuré fondé sur plusieurs *hypothèses fortes*. Il possède une *sémantique constructive* permettant plusieurs traitements *logiques, simplifications* et *preuves de propriétés* en utilisant des algorithmes propres au domaines de la *logique* ou du *hardware*. Il permet de *spécifier* les parties contrôlées de systèmes synchrones complexes, de les *simuler* puis de les compiler en C embarqué, en C++ pour du logiciel ou en VHDL/Verilog pour la synthèse.

Esterel est compilé en un système *d'équations logiques* permettant la séquentialisation du code. Cependant, à tout instant, toutes les équations du système sont évaluées. **Notre but est de conserver la structure exprimée par le programme Esterel acyclique initial de sorte à ce que seules les parties actives du programme soient simulées.**

Le système d'équations logiques est directement traduit en VHDL, exprimant une séquence d'opérations sur des portes et des registres [16]. **Notre but est de traduire en VHDL un programme Esterel acyclique en conservant les comportements décrits.**

Esterel subit plusieurs ajouts de constructions syntaxiques de sorte à accroître son pouvoir d'expressivité. Ces nouvelles instructions se construisent à partir d'un *noyau de dix primitives de base* ayant une représentation *sémantique constructive*. Nous ne traiterons donc ici que de ce noyau: *Esterel Pur v5*.

# Chapitre 2

## VHDL

*Very High Speed Integrated Circuits Hardware Description Language* (VHDL) [13] est un langage de description de matériel à divers niveaux qui pourra ensuite être synthétisé en portes logiques et registres (*Register Transfer Level*) ou transistors. VHDL s'inscrit au même titre que son concurrent Verilog dans les langages de CAO de circuits permettant la simulation du système d'écrit avant synthèse. L'intérêt porté à ce langage réside dans le fait que de nombreux logiciels de partitionnement logiciel/matériel, d'optimisation, ... le prennent en entrée.

### 2.1 Langage de description

Le développement de langage a été entrepris en 1981 par le Département de la défense des USA impliquant largement les industriels dans le processus de standardisation IEEE aboutissant en 1987. Plusieurs groupes de travail sur la synthèse de haut niveau, la simulation digital/analogique, la vérification formelle, ... sont créés. L'IEEE apporte une révision en 1993 avec VHDL93 (opposé à VHDL87). Ces groupes continuent de nos jours à travailler dans un grand nombre de domaines donnant lieu à de nouvelles révisions.

#### 2.1.1 Styles de programmation

VHDL offre trois styles de programmation: niveau algorithmique comportemental, niveau structurel et niveau flot de données. C'est un langage très verbeux permettant un grand pouvoir d'expressivité. Fortement typé il permet de manipuler des tableaux, des entiers, ... et pas que des bits.

##### Niveau algorithmique

C'est le niveau plus proche de la manière de programmer des informaticiens. Les instructions sont séquentielles avec l'expression de la condition, du choix, l'appel à des fonctions et procédures, variables, ... Les pointeurs, effets de bord et flux d'entrées/sorties permettent de programmer dans un style impératif ADA ayant largement inspiré le langage. L'additionneur 1-bit est spécifié par

```
if i = '1' xor j = '1' xor cin = '1' then s <= '1' else s <= '0' end if;
if i = '1' and j = '1' then cout <= '1' else
  if i = '1' and cin = '1' then cout <= '1' else
    if j = '1' and cin = '1' then cout <= '1' else
      cout <= '0';
    end if;
  end if;
end if;
end if;
```

Il est facile de reconnaître ici un style de programmation impérative séquentielle. Notons cependant le symbole d'affectation <= qui permet de positionner le signal VHDL typé en partie gauche à une valeur par l'évaluation d'une expression en partie droite.

## Niveau flot de données

Ce niveau est proche de celui exprimé par les langages synchrones *data-flow*. Tous les signaux apparaissant en partie gauche des affectations  $\leftarrow$  sont modifiés en prenant les valeurs calculées en partie droite. A tout instant  $t \in \mathbb{R}$ , l'additionneur 1-bit spécifié en équations flot de données, produit des valeurs sur ses sorties  $s$  et  $c$ .

```
s    <= i xor j xor cin;
cout <= (i and j) or (i and cin) or (j and cin);
```

## Niveau structurel

Ce niveau s'adresse particulièrement aux électroniciens qui prennent VHDL comme langage de spécification de circuits. Il permet d'interconnecter des composants fournis par des bibliothèques ou écrits par le concepteur, de sorte à construire un système avec la vision matérielle. Les instances des composants évoluent implicitement en parallèle. L'additionneur 1-bit est spécifié par

```
Xor(i, j, sig0);
Xor(cin, s);
And(i, j, sig1);
And(i, cin, sig2);
And(j, cin, sig3);
Or(sig1, sig2, sig4);
Or(sig3, sig4, cout);
```

On reconnaît facilement ici une description matérielle en termes de circuits logiques illustrée par la figure 2.1.




FIG. 2.1 – Additionneur 1-bit en circuit

### 2.1.2 Modularité et hiérarchie

VHDL est modulaire: il permet de spécifier l'interface d'un composant en précisant les *ports* d'entrées et de sorties. Un système peut être vu comme un *bête noire*, une *entité*, connectée à d'autres entités via les ports. La manière de calculer les sorties en fonction des entrées dépend du style de programmation utilisé par le programmeur. A une entité peut être associé un nombre quelconque d'*architectures* qui traduisent l'intérieur de la bête noire, écrites dans différents styles: *architecture comportementale*, *architecture structurelle* ou *architecture flot de données*. Les différents styles peuvent être mélangés: nous utiliserons par exemple pour représenter un système combinatoire périodique avec registres VHDL un niveau flot de données pour la partie combinatoire, et un niveau comportemental pour l'évaluation périodique des registres.

L'additionneur 1-bit *add1bit* déclare ses ports:

```
entity add1bit is
  port ( i, j      : in bit;
         cin      : in bit;
         s, cout  : out bit
       );
end entity add1bit;
```

L'additionneur 2-bits utilise deux instances de ce composant. Une architecture structurelle — écrite avec le niveau de programmation structurel — exploite pleinement ce type de composants matériels. Une architecture flot de données — écrite avec le niveau de programmation flot de données — décrit un ensemble de signaux (en partie gauche) constamment modifiés par les équations de la partie droite: ce composant ne peut pas s'utiliser dans une telle architecture. Finalement, l'architecture comportementale ne peut pas non plus exploiter ce composant. Elle permet une programmation algorithmique de plus haut niveau.

## Architecture comportementale

Elle est composée d'une collection de *processus* parallèles communiquant entre eux via des signaux. Chaque *processus* est écrit avec un niveau de programmation comportementale. Les processus sont le moyen d'exprimer l'activation d'un comportement sur un signal. Il apparaît dans la *liste de sensibilité* du processus, développé plus loin. L'utilisation de cette liste est fortement liée à la *lémantique de simulation* du moteur de simulation VHDL. L'additionneur 2-bits s'écrit en comportemental synchrone de la manière d'écrite dans le tableau 2.1. Nous porterons une attention toute particulière à la construction syntaxique des processus *LSB* et *MSB*.

<pre> <b>entity</b> add2bits <b>is</b>   <b>port</b> (     i, j      : <b>in bit</b>;     k, l      : <b>in bit</b>;     s1, s2, cout: <b>out bit</b>;     clock     : <b>in bit</b>   ); <b>end entity</b> add2bits; <b>architecture</b> <i>behav</i> <b>of</b> add2bits <b>is</b>   <b>signal</b> cout1 : <b>bit</b> := bit'low;  <b>begin</b>   LSB: <b>process</b>(clock) <b>is begin</b>     <b>if</b> clock = '1' <b>then</b>       s1 &lt;= i <b>xor</b> k;       cout1 &lt;= i <b>and</b> k;     <b>end if</b>   <b>end process</b>    MSB: <b>process</b>(clock) <b>is begin</b>     <b>if</b> clock = '1' <b>then</b>       s2 &lt;= j <b>xor</b> l;       cout &lt;= (j <b>and</b> k) <b>or</b> (j <b>and</b>         cout1) <b>or</b> (j <b>and</b> cout1);     <b>end if</b>   <b>end process</b> <b>end architecture</b> <i>behav</i>; </pre>	<p>Le composant <i>add2bits</i> déclare dans son interface en entrées les deux bits du premier nombre <math>a = i + 2.j</math> et les deux bits du second <math>b = k + 2.l</math>. Après calcul, les sorties sont <math>s_1</math> (bit de poids faible), <math>s_2</math> (bit de poids fort) et <math>c_{out}</math> (la retenue). Le signal d'entrée <i>clock</i> permet de débiter un cycle.</p> <p>Nous associons à l'entité <i>add2bits</i> une architecture <i>behav</i> décrivant l'additionneur. Un signal interne <math>c_{out_1}</math> est déclaré de sorte à propager la retenue obtenue après addition des bits les moins significatifs. Ce signal est de type <i>bit</i> et initialisé à la valeur la plus basse du type énuméré <i>bit</i> soit '0'.</p> <p>Le premier processus nommé <i>LSB</i> calcule <math>s_1</math> et <math>c_{out_1}</math>. Il est <i>sensible</i> au signal <i>clock</i> et ne commencera à s'exécuter qu'à son arrivée. Le <i>début</i> d'un signal ne dépend pas de sa valeur mais du changement de sa valeur. Ce changement implique un <i>événement</i> sur le signal qui avertit le moteur de simulation que le processus doit être réévalué.</p> <p>Le premier processus termine syntaxiquement et la déclaration du second suit. Un parallèle implicite déclare ces deux processus en concurrence.</p> <p>Le second processus <i>MSB</i> est lui aussi synchronisé sur le signal <i>react</i>: il démarre au même moment que le premier sur l'arrivée de <i>react</i>. Les deux instructions d'affectation des signaux <math>s_2</math> et <math>c_{out}</math> sont réalisées en séquence, sur le front montant du signal <i>clock</i>, à l'intérieur du corps du processus déclaré entre <i>begin-end</i>.</p>
---	---

TAB. 2.1 — *add2bits* en VHDL comportemental

Nous remarquons dans l'exemple 2.1 que le résultat de l'évaluation du processus *MSB* dépend de celui de *LSB*. Un lien de *causalité* existe entre les deux processus: le signal  $c_{out_1}$  est calculé dans *LSB* et utilisé dans *MSB* pour positionner  $c_{out}$ .

## 2.2 Moteur de simulation

Le moteur de simulation orienté *événements* est basé sur une sémantique de simulation [13] permettant d'aboutir à des logiciels de synthèse. Le moteur de simulation VHDL reflète des constructions syntaxiques du langage. Il permet de simuler des programmes très complexes ayant un très fort pouvoir d'expressivité: pointeurs, boucles, flux d'entrées/sorties, ... Un grand nombre d'éléments du langage ne peut pas s'exprimer en termes de portes: une distinction doit être faite entre *tout VHDL* et *VHDL synthétisable*[14], sous-ensemble restreint de *tout VHDL* accepté par les outils de synthèse industriels.

Le moteur VHDL est dirigé par les événements. A chaque signal est associé un *pilote* ou *driver* qui mémorise les valeurs du signal au cours du temps continu. Un algorithme permet ensuite de calculer et de manipuler ces valeurs.

### 2.2.1 Temps continu et délais

#### Delai physique

VHDL permet de préciser des délais temporels simulant le temps de traversée des portes, ou le temps de calcul d'un composant.

```
s2 <= j xor l after 10 ns;
```

Cette instruction affectera au signal  $s_2$  le résultat du calcul de  $j \text{ xor } l$  après un délai de 10 ns après le temps physique courant de simulation. Si un *événement* doit se produire sur le signal  $s_2$  — changement effectif de valeur entre sa valeur au temps de simulation courant et celle après évaluation de l'expression de droite — alors il se produira après un délai de 10 ns après le temps physique courant de simulation. Cette spécification non synthétisable permet de simuler le temps de traversée de la porte *xor* d'une librairie de composants particulière.

#### Delai implicite ou logique

Le moteur de simulation de VHDL évalue les expressions au temps courant de simulation avec les valeurs des signaux à ce temps. Les nouvelles valeurs des signaux seront positionnées dans les *pilotes* à la date courante plus un délai fourni en unité de temps. Cependant, l'exemple 2.1 ne précise aucun délai donc comment la simulation respecte-t-elle la causalité qu'il existe entre *LSB* et *MSB* via le signal  $c_{out1}$ ?

Un délai implicite est introduit: le  $\delta$ -délai. Il symbolise un pas de calcul au temps courant de simulation. Pour évaluer la spécification comportementale 2.1 au temps  $t \in \mathbb{R}$ , nous aurons besoin d'un  $\delta$ -délai pour que  $c_{out1}$  soit calculé et d'un second pour calculer  $c_{out}$ .

### 2.2.2 Les pilotes

Chaque signal a son pilote ou *driver* que l'on peut représenter comme un tableau à deux lignes. La première positionne les temps de simulation et la seconde la valeur du signal pris à cette date. La simulation débute en initialisant les pilotes au temps 0 avec les valeurs d'initialisation déterminées par l'utilisateur ou par défaut le premier élément du type — énuméré — du signal. Tous les processus sont exécutés une fois et se *suspendent* sur la première *primitive de suspension*. Si le signal a été affecté alors une nouvelle entrée dans son pilote est créée précisant la date à laquelle le signal sera modifié et la valeur qu'il prendra.

Au temps de simulation  $t$  qui correspond à la date d'au moins un pilote, un événement se produit sur le signal qui prend la valeur associée à ce temps. Après un calcul requérant ce signal, les nouvelles valeurs des signaux sont *préparées* dans leur pilote en ajoutant une nouvelle entrée précisant la date de modification et la valeur associée. Cette entrée dans le futur est appelée *futur projeté* du signal. Pour l'additionneur *add2bits* spécifiée en 2.1 nous obtenons en fin de simulation les pilotes 2.2 associés au scénario VHDL ou *test-bench* suivant

```
entity testbench is
end entity testbench;
```

---

1. Architecture mixte: structurelle et fbt de données.

```

architecture dataflow of testbench is
  -- Declaration de l'interface du composant (entite) add2bits
  component add2bits port (
    i_c, j_c, k_c, l_c : in bit;
    s1_c, s2_c, cout_c : out bit;
    clock_c           : in bit);
  end component;

  -- Association de l'architecture behav au composant add2bits
  for Add:add2bits use entity Work.add2bits(behav) port map (
    i => i_c; j => j_c; k => k_c; l => l_c;
    s1 => s1_c; s2 => s2_c; cout => cout_c;
    clock => clock_c);

  -- Declaration de signaux locaux
  signal i, j, k, l, s1, s2, cout, clock : bit;

begin
  Add: add2bits port map (
    clock_c => clock;
    i_c => i; j_c => j; k_c => k; l_c => l;
    s1_c => s1; s2_c => s2; cout_c => cout);

  i    <= '1' after 10 ns, '0' after 35 ns;
  j    <= '1' after 10 ns, '0' after 35 ns;
  k    <= '1' after 12 ns;
  l    <= '1' after 12 ns;
  clock <= '1' after 28 ns;
end architecture dataflow;

```

Les valeurs affectées aux signaux sont *persistantes*: elles sont modifiées par l'environnement extérieur. Dans les pilotes des signaux 2.2, “—” au temps  $t$  représente la valeur inchangée des signaux positionnés dans le passé. Au temps  $28ns$ , le signal *clock* initie l'évaluation des processus et calcule les signaux de sorties en fonctions des valeurs des entrées se trouvant dans les pilotes. Ces évaluations ne sont pas stables car  $c_{out_1}$  a été modifiée: *MSB* doit être recalculée. Aucun temps physique n'est précisé, nous ajoutons donc des  $\delta$ -délais. Au bout de  $2\delta$ -délais au temps  $28ns$ , tous les signaux sont stables: les valeurs affectées aux signaux sont cohérentes. Par exemple, le signal  $s_2$  oscille au même temps physique entre '0' et '1', se stabilisant à '1'.

temps	0	10 ns	12 ns	28 ns	$28 ns + \delta$	$28 ns + 2\delta$	35 ns
i	'0'	'1'	—	—	—	—	'0'
j	'0'	'1'	—	—	—	—	'0'
k	'0'	—	'1'	—	—	—	—
l	'0'	—	'1'	—	—	—	—
$c_{out}$	'0'	—	—	—	'1'	'1'	—
$s_1$	'0'	—	—	—	'0'	—	—
$s_2$	'0'	—	—	—	'0'	'1'	—
$c_{out_1}$	'0'	—	—	—	'1'	—	—
<i>react</i>	'0'	—	—	'1'	—	—	—

TAB. 2.2 –. Pilotes des signaux de *add2bits*

### Pilotes multi-sources

Le tableau 2.2 montre le comportement logique de l'état des fils au cours du temps physique et logique. Chaque signal est affecté dans un seul processus. Cette section traite de la manière dont un même signal peut-être affecté dans plusieurs processus: un tel signal multi-sources est appelé *signal ésolu*.

Considérons le cas d'école suivant où  $S$ ,  $A$  et  $B$  sont des signaux de type *bit*.

```
P_1 : process (A) is
```

```

begin
  S <= A;
end process P_1;

P_2 : process (B) is
begin
  S <= B;
end process P_2;

process is
begin
  A <= '1' after 10 ns;
  B <= '1' after 12 ns;
end process;

```

Les pilotes des ces signaux sont:

temps	0	10 ns	10 ns + $\delta$	12 ns	12 ns + $\delta$
A	'0'	'1'	–	–	–
B	'0'	–	–	'1'	–
$P_1 :: S$	'0'	–	'1'	–	–
$P_2 :: S$	'0'	–	–	–	'1'
S	'0'	–	'0'	–	'1'

TAB. 2.3 –. Pilotes

Le tableau 2.3 décrit les pilotes des signaux. Nous remarquons que trois pilotes sont associées au signal  $S$ :

- le pilote  $P_1 :: S$  associée à la source du signal  $S$  du processus  $P$
- le pilote  $P_2 :: S$  associée à la source du signal  $S$  du processus  $P$
- le pilote du signal  $S$  calculée en fonction des valeurs contenus dans  $P_1 :: S$  et  $P_2 :: S$  et d'une fonction de résolution

Le signal résolu  $S$  est déclaré de la manière suivante:

```

function ResolveS ( param : in bit_vector ) return bit is
  variable back : bit := '1';
  variable index : natural := 0;
begin
  for index in param'range loop
    back := aux and param(index);
  end loop;

  return back;
end ResolveS;

signal S : ResolveS bit := 0;

```

Au temps  $10ns + \delta$ , la valeur du signal  $S$  est le *and* entre '1' provenant de la source  $P_1 :: S$  et '0' de  $P_2 :: S$  i.e. '0'. Au temps  $12ns + \delta$ , la valeur de la source  $P_1 :: S$  est inchangée et vaut toujours '1', alors que la source  $P_2 :: S$  a été modifiée valant actuellement elle aussi '1'. Le signal  $S$  porte à cette date la valeur '1'.

### 2.2.3 Attente d'évènements

Plusieurs primitives implicites ou explicites permettent l'attente de signaux dans les processus. Les signaux des listes de sensibilités sont une attente implicite des signaux précisés. Les processus exécuteront leur corps lorsque un évènement sur un signal de leur liste de sensibilité se sera produit dans le passé et inscrit dans le pilote au temps courant de simulation.

Une primitive explicite **wait** présente dans le corps du processus permet de suspendre l'exécution du processus jusqu'à ce que le signal attendu soit présent.

```
wait until clk'event and clk = '1';
```

Cette instruction "consacrée" représente un processus synchrone sur le front montant du signal  $clk$ : il attend qu'un évènement se produise sur  $clk$  et que la valeur portée soit '1'.

## 2.2.4 Algorithme d'évaluation

Les pilotes représentent une évaluation d'un programme VHDL pour une instance de suites d'entrées indiquées sur le temps continu. Comment construire ces pilotes et décider en l'occurrence de la stabilité des signaux? L'algorithme de simulation est le suivant:

exécuter une fois le corps des processus et les suspendre sur les primitives d'attente d'événements

Pour toujours, faire:

Calculer le nouveau temps comme étant le plus petit temps suivant le temps courant de simulation présent dans les pilotes

Mettre à jour les valeurs des signaux

Réactiver tous les processus suspendus sensibles à ces signaux vérifiant la condition de réveil

Calculer les valeurs des signaux affectés par le réveil des processus:

Ajouter une nouvelle entrée dans les pilotes des signaux affectés

Préciser le temps auquel les événements sur ces signaux seront pris en compte (temps physique ou avec  $\delta$ -délais) et la valeur qu'ils porteront

Fin du calcul des valeurs des futurs projetés des signaux

Fin de la boucle de simulation infinie

## 2.3 Esterel vs VHDL

L'exécution d'un programme Esterel est dirigée par les réactions marquant les cycles d'évaluation – lectures des entrées, traitement et positionnement des sorties – des instants. Le programme est constitué d'instructions mises indifféremment en séquence ou en parallèle. L'instant est commun et de durée nulle à toutes les branches du parallèle qui communiquent entre elles via des signaux instantanément diffusés. La réaction à l'absence permet à un signal absent dans l'instant de donner le contrôle à du code. Le programme est compilé en système d'équations ordonnées par un tri topologique de sorte à toujours utiliser des variables affectées: respect de la causalité. A la fin de chaque instant, le programme se trouve dans un état dépendant de l'historique des entrées.

La simulation d'un programme VHDL est dirigée par les événements. Une collection de processus parallèles constitués d'instructions séquentielles communiquent entre eux via des signaux avec un  $\delta$ -délai de latence: les  $\delta$ -délais permettent de simuler la causalité entre l'émission d'un signal et sa réception. Les processus sont activés par une condition de réveil sur des signaux et se suspendent sur une instruction *wait*.

Traduire un programme Esterel en VHDL Comportemental demande l'analyse des points suivants:

1. Un même problème spécifié en Esterel et VHDL est-il déterministe, en fonction de leur sémantiques de simulation respectives?
2. Comment simuler la réaction Esterel – et donc l'instant commun de durée nulle – en VHDL orienté événements?
3. Comment traduire les instructions indifféremment mises en séquence ou en parallèle en un ensemble de processus VHDL parallèles constitués d'instructions séquentielles?
4. Comment réagir à l'absence d'un signal dans l'instant?
5. Comment représenter les signaux éphémères Esterel différents des signaux persistants VHDL?
6. Comment traiter les registres d'état du programme Esterel différents des registres VHDL?
7. Comment diffuser instantanément l'émission d'un signal?
8. Comment conserver la causalité du programme Esterel initial?
9. Comment gérer les problèmes de schizophrénie ou de réincarnation liés à Esterel?
10. En général, comment traduire les instructions Esterel en VHDL?

### Déterminisme

Esterel comme VHDL sont des langages dont les modèles d'exécution sont déterministes. Nous allons montrer ici de manière intuitive que l'évaluation séquentielle et l'évaluation parallèle d'une même spécification donne toujours les mêmes

sorties en la comparant avec l'évaluation symbolique des résultats attendus. Ces modèles d'évaluation sont présentes dans [9].

L'exemple du double additionneur 2-bits, simple et concis, décrit deux additionneurs 1-bit mis en parallèle. La représentation syntaxique que nous lui donnons est une interprétation de sa spécification Esterel 1.2 et VHDL 2.1.

```
add2bits(i, j, k, l) = (s1, s2, cout) is
  add(0, i, j, cout1, s1)
||
  add(cout1, k, l, cout, s2)
end
```

Le signal de synchronisation qui apparaissait jusqu'à présent de façon explicite est désormais implicite dans cette représentation. L'additionneur 2-bits est *add2bits*, déclaré avec son interface: *i*, *j*, *k* et *l* sont les bits d'entrées et *s1*, *s2* et *cout* ceux de sorties. Le corps du programme est composé de deux appels parallèles à la fonction *add* définie par ailleurs. Le premier appel (au sens de l'écriture dans le corps) à *add* calcule *s1* comme la somme de trois bits *i*, *j* et *c<sub>in</sub>* = 0, et *cout1* comme le calcul de la retenue obtenue par *i*, *j* et *c<sub>in</sub>* = 0. Nous remarquons que *cout1* est un signal interne implicite car il n'est pas déclaré dans l'interface de *add2bits*. Sa valeur servira à l'évaluation de *s2* et *s2* résultant du second appel (toujours au sens syntaxique) à *add*, prenant en paramètres *cout1*, *k* et *l*.

### Evaluation parallèle

L'évaluation parallèle — assimilable à celle opérée par le moteur de simulation VHDL — est vue comme un système de composants évoluant en parallèle tel que le proposerait un circuit électronique. Le tableau suivant présente les différents potentiels des signaux jusqu'à l'atteinte de leur stabilité. La simulation suivante est réalisée pour une instance d'entrées toutes à 1. Le symbole \* représente une valeur arbitraire 0 ou 1. Lors de l'activation du système par un signal implicite de synchronisation, représenté par *t* = 0, les entrées sont figées aux valeurs données (toutes à 1). Les signaux internes et de sorties ont une valeur arbitraire. Par la suite, le passage d'une ligne à une autre est symbolisé par un laps de temps  $\epsilon$  permettant d'obtenir le calcul de signaux. Au bout de  $2\epsilon$ , le système est stable et donne comme résultat sur les sorties *s1* = 0, *s2* = 1, *cout* = 1. Réaliser la même simulation pour les 15 autres séquences d'entrées possibles permettra de trouver toutes les séquences de sorties possibles.

t	i	j	k	l	s1	s2	cout1	cout
0	1	1	1	1	*	*	*	*
$\epsilon$	1	1	1	1	0	*	1	*
$2\epsilon$	1	1	1	1	0	1	1	1
$3\epsilon$	1	1	1	1	0	1	1	1
$4\epsilon$	1	1	1	1	0	1	1	1
$5\epsilon$	1	1	1	1	0	1	1	1

### Evaluation séquentielle

L'évaluation séquentielle représente la manière dont un programme exprimant le parallélisme est simulé en séquence, assimilable au système d'équations triées d'Esterel. Le but est de commencer par déterminer un ordre topologique sur l'évaluation des branches de sorte à évaluer l'expression qu'une seule fois. Ici, l'évaluation de la seconde instruction *add* dépend de *cout1*, calculée par la première instruction *add*. Nous allons donc commencer par initialiser tous les signaux à 0 puis évaluer la première instruction *add* et ensuite la seconde. A *t* = 3, nous obtenons les mêmes sorties que pour la simulation parallèle. Bien entendu, l'évaluation doit être opérée pour tous les autres tuples.

t	i	j	k	l	s1	s2	cout1	cout
0	1	1	1	1	0	0	0	0
1	1	1	1	1	0	0	1	0
3	1	1	1	1	0	1	1	1

## Evaluation symbolique

L'évaluation symbolique représente le système d'un point de vue mathématique et propose une solution unique. Posons:

- $I_1(n)$  la première entrée au temps  $n$  où  $I_1(n) = i(n) + 2k(n)$
- $I_2(n)$  la seconde entrée au temps  $n$  où  $I_2(n) = j(n) + 2l(n)$
- $S(n)$  la somme de  $I_1(n)$  et  $I_2(n)$  après calcul au temps  $n$

Pour la séquence d'entrées -tout à fait-,  $S(n) = 1 + 2.1 + 1 + 2.1 = 6 = 110$ . Le résultat binaire est  $s_1 = 0$ ,  $s_2 = 1$  et  $c_{out} = 1$ . En appliquant cette formule aux autres tuples, nous obtenons les mêmes résultats que pour les deux autres styles d'évaluation.

Ces trois modèles d'évaluation [9] permettent de montrer qu'un programme synchrone est déterministe i.e. pour les mêmes séquences d'entrées, les sorties seront toujours identiques, quelque soit le modèle de simulation.

## 2.4 Synthèse

VHDL est un langage de *description de matériel* dont le *moteur de simulation* permet un grand pouvoir d'expressivité. Il permet de spécifier un système selon trois styles d'architectures: *structurelle*, *flot de données* et *comportementale*. Cette troisième architecture se base sur un niveau de programmation algorithmique permettant l'utilisation de constructions de contrôle dans un style impératif séquentiel. En Esterel, nous pouvons indifféremment combiner des instructions parallèles et séquentielles alors que VHDL décrit une collection de *processus parallèles* qui communiquent entre eux via des *signaux* modélise le système.

Un sous-ensemble de VHDL permet la *synthèse* de processus *synchrones*, activés périodiquement par un signal commun. Les  $\delta$ -délais permettent de simuler la *causalité* qu'il existe entre deux processus au moyen d'un signal commun. Les attentes sur ces signaux sont implicites (*liste de sensibilité*) ou explicites (instruction *wait* du langage).

Nous nous sommes assurés en premier lieu que la simulation d'un même programme spécifiée d'une part en Esterel et d'autre part en VHDL est *déterministe*.

# Chapitre 3

## Format interne

Utiliser une forme intermédiaire d'Esterel permet de s'abstraire de plusieurs problèmes de compilation liés à l'interprétation des constructions syntaxiques en fonction de leur sémantique constructive. Par exemple, la *éincarnation* de signaux dans les boucles ou la *synchronisation des branches parallèles* pourront être précompilées en une représentation interne fournie par un format intermédiaire.

Cette section a pour but de montrer les différentes manières de transformer un programme Esterel en un CCFG ( Concurrent Control-Flow Graph ) qui pourra entrer facilement dans un processus de compilation séquentielle traditionnelle. Ces techniques sont en effet déjà largement utilisées par les compilateurs Esterel existants (EC de Synopsys, SAXO du CNET et v5 de l'INRIA).

Nous traiterons ainsi en premier lieu du format IC/LC actuellement utilisée dans la version V5 du compilateur Esterel INRIA/Esterel Technologies[1, 15]. Ce format est directement obtenu à partir du code source Esterel.

En second lieu, nous présenterons un format CCFG[2] hiérarchique aidant à la visualisation de la structure de contrôle. Il conserve la structure d'un graphe de contrôle IC/LC mais rend sa potentielle synthèse en un code séquentiel plus facile. En effet, le code source n'augmentera pas exponentiellement en synthétisant une net-list mais conservera une taille proche de celle du source IC/LC. Il est en l'occurrence utilisé comme format intermédiaire par le compilateur propriétaire EC[3] de Synopsys.

Nous terminerons par l'analyse du format GRC[11] développé à l'INRIA prenant en compte, toujours à un niveau structurel, certains problèmes de duplication de code inhérents à la sémantique d'Esterel. Ces portions de code peuvent potentiellement être exécutées en plusieurs instances dans différents contextes lors d'une même réaction.

Ce document a pour but de présenter les différents CCFG proposés pour un modèle Esterel et non de montrer comment transformer un fichier source IC en un autre format. Sur ce sujet, de plus amples renseignements se trouvent en [2, 3].

### 3.1 Exemple en Pure Esterel v5

L'exemple suivant a pour but d'illustrer dans la suite des transformations en différents formats, la traduction de cet exemple Esterel dans ces formats. L'exemple choisi est ABO, certes réduit en instructions du noyau mais suffisamment simple pour concevoir les approches dans les différents formats.

```
module ABO:
  input A, B;
  output O;
  loop
    [ await A || await B ];
    emit O
  end loop
end module
```

Nous remarquons l'instruction **await** qui n'est pas une instruction du noyau. **await I** est une macro expansée en `trap T in`

```

loop
  pause;
  present I then
    exit T
  else
    nothing
  end present
end loop
end trap

```

### 3.2 Terminologie

Une terminologie récurrente liée au domaine des langages *synchrones* est commune aux formats présentés ici.

**Le tick** représente une réaction. Les entrées sont figurées et les sorties sont positionnées en une durée de réaction nulle.

**Le start** représente le premier appel d'un programme à la fonction de réaction.

**Le restart** représente tous les autres appels à la fonction de réaction jusqu'à la terminaison du programme.

**Le statut d'un signal** peut être *présent* si il a été émis, *absent* si il n'est pas émis ou *indéterminé* lors de sa déclaration.

**Le statut d'un nœud** dans un graphe représentant un programme Esterel peut être *actif* ou *inactif*. Ce statut est déterminé en fonction de ceux des nœuds fils qui lui propagent l'information.

**Le contrôle** permet de préciser l'état d'*activité* ou d'*inactivité* de l'instruction. Une instruction s'exécute dès qu'elle acquiert le contrôle. Dès qu'elle termine son exécution elle passe le contrôle à l'instruction suivante.

### 3.3 Format IC/LC

#### 3.3.1 Instructions

Le format IC/LC définit 12 constructions présentées ci-dessous. Leurs équivalents graphiques sont décrits dans la figure 3.1.




FIG. 3.1 – Constructions graphiques IC/LC

IC/LC fait apparaître deux arbres en un:

- L'**arbre de sélection** au travers des **nœuds de reconstruction** indique, lors de chaque *restart*, quels registres (*halt*) sont actifs (*watchdog*) et permet donc une sélection des branches par lesquelles le flot de contrôle doit passer dans L'**arbre de flot de contrôle**
- L'**arbre de flot de contrôle** au travers des **nœuds séquentiels** donnera le contrôle, en séquence, à toutes les instructions atteignables, après l'avoir lui-même reçu de l'**arbre de sélection**

**Première exécution: start** Le nœud est associé à la première exécution de l'application.

**Exécutions suivantes: restart** L'action est réalisée lors des exécutions suivantes.

**Le parallélisme: fork** Ce nœud correspond à donner immédiatement le contrôle à toutes les branches qui s'exécutent en parallèle. Le statut du nœud dépend de celui des branches parallèles qui l'informent de leur terminaison.

**Instructions séquentielles dans les branches: parallel** Chaque branche du nœud — appelé *thread* — regroupe un ensemble d'instructions purement séquentielles terminées par un **registre**. Il connaît le statut de terminaison de ses branches, et peut décider en fonction de celui-ci, dans le même instant, de donner le contrôle à de nouvelles instructions.

Comment clarifier en d'autres termes la différence fondamentale entre *parallel* et *fork* qui peuvent paraître équivalents dans le lexique informatique? L'instruction *parallel* donne le contrôle à toutes ses branches filles alors que le *fork* donnera certes lui aussi le contrôle à toutes ses branches écrites par:

- une branche est appelée *thread*
- à chaque *thread* est associé un *registre* et un *watchdog*
- le *watchdog* permet, lors de l'acquisition du contrôle de vérifier si le *registre* associé est actif ou pas
- dans le cas où il est actif, alors la séquence d'instructions associée reçoit à son tour le contrôle
- dans le cas où il est inactif, alors le *thread* est considéré comme terminé

**Condition d'activation d'une branche: watchdog** Une branche du graphe de contrôle peut être activée si et seulement si la branche de graphe de sélection associée est active. Ce nœud permet de déterminer si la branche du graphe de sélection portant un registre est active ou pas.

**Condition de statut: conditional** Le nœud teste le statut du signal X. Si celui-ci est *présent* alors la branche *true* obtiendra le contrôle, si il est *absent* alors la branche *false* l'obtiendra.

**Emission d'un signal: emit** Le signal X est instantanément émis, donnant le contrôle à l'instruction suivante.

**Terminaison: exit** La branche termine avec le statut X, représenté par un entier naturel. Les statuts sont les suivants:

- 0 indique que la branche s'est terminée *normalement*
- 1 indique que la branche est suspendue jusqu'au prochain *restart*. Il est associé aux registres (*halt*), indiquant un statut de *non terminaison*
- $x, x \in \llbracket 2, +\infty \rrbracket$  indique que la branche termine par la levée d'une *exception*. L'augmentation des numéros correspond au niveau d'imbrication des préemptions

Ces codes de terminaison sont transmis au *parallel* associé aux *threads* les ayant produits puis interprétés par celui-ci. A titre d'exemple, lorsque toutes les branches ont retourné 0 alors l'instruction *parallel* associée est terminée et passe le contrôle à l'instruction suivante.

**Suspension: stay** Ce nœud gèle le contrôle des branches situées en-dessous de celui-ci, jusqu'à la prochaine réactivation. Nécessairement précédé d'un *watchdog*, celui-ci vérifiera son état à chaque *restart*. Dans le cas où la condition de réactivation est vérifiée par le *watchdog* alors l'exécution reprendra là où elle a été gelée.






FIG. 3.3 – Constructions graphiques CCFG

**Les capsules: *parallel*** Les capsules permettent de déclarer des branches parallèles en y incluant de manière transparente les déclarations de signaux locaux. Ces capsules sont hiérarchiques c'est à dire qu'elles peuvent contenir d'autres capsules. On appellera *oplevel* l'environnement initial qui n'est contenu dans aucune capsule. Dans chaque branche de la capsule, seront au moins présents trois éléments:

- *start* qui indique comment initialiser la branche lors de la première exécution lorsque le contrôle lui est transmis
- *restart* qui indique comment exécuter la branche lors des exécutions suivantes lorsque le contrôle lui est transmis
- *exit* qui indique que l'exécution de la branche est terminée

Lorsque le contrôle est donné à la capsule alors il est transmis instantanément à toutes les branches. Lorsque toutes les branches ont terminé alors le contrôle est instantanément rendu à l'instruction suivante pour la relation *next* de la capsule.

**Première exécution: *start*** L'action est réalisée lors de la première exécution, à l'intérieur et à l'extérieur des blocs hiérarchiques. Le contrôle peut néanmoins être redonné, même après la première exécution, à un *start* via le *start* représenté sur les capsules.

**Exécutions suivantes: *restart*** L'action est réalisée lors des exécutions suivantes, à l'intérieur et à l'extérieur des blocs hiérarchiques.

**Choix de registre actif: *switch*** L'action correspond à un choix exclusif entre un nombre quelconque de variables. Le contrôle sera donné à la branche portant le nom du registre actif.

**Test sur statut: *case*** L'action correspond à un test *if* sur **X**. Si la présence de **X** est évaluée à vrai alors la branche *true* sera activée, sinon, celle portant *false*, le sera

**Les registres: *register*** Les registres portent une lettre les représentant univoquement. Ils sont activés si et seulement si dans le cycle courant — *start* ou *restart* — une flèche *next* pointe dessus. Lors du prochain cycle un *switch* portera sur une de ses branches la lettre associée à ce registre.

Un registre à une portée strictement locale i.e. il est visible uniquement dans la branche de déclaration. La déclaration d'un registre correspond à lui attribuer une lettre différente de celles associées aux autres registres de la même branche. Ainsi, deux registres de même nom déclarés dans deux branches distinctes sont deux registres différents.

**Statut de terminaison: *exit*** L'élément graphique représentant une terminaison ressemble aux registres. Cependant, au lieu de porter une lettre, il porte un chiffre entier naturel qui représente son statut de terminaison dans le cycle courant. Par convention, le statut de terminaison normale portera l'entier 0. Son interprétation sera faite via un *switch* dont une branche porte l'entier associé. Elle pourra être évaluée lors du prochain *restart* ou bien dans le cycle courant dès que le contrôle lui parvient.

**Emission d'un signal: *emit*** Les signaux sont émis via une instruction *emit* portant le nom de ce signal. Sous les hypothèses du *broadcasting* immédiat des émissions et de la durée nulle de l'instant, les signaux sont émis dans l'environnement et accessibles à tous ceux susceptibles de les capter. La portée d'un signal *interne* est donnée par une capsule *parallel*. Les signaux *globaux* i.e. déclarés dans l'interface du *module* sont visibles par tous.

**Arrêt du contrôle: *stop*** Le contrôle s'achève dès qu'il rencontre un *stop*. S'il se trouve dans une capsule hiérarchique alors la branche courante est terminée. Dès que toutes les branches sont achevées en aboutissant sur cette instruction *stop* alors le contrôle est rendu au niveau hiérarchique directement supérieur. Dans le cas où il n'y ait plus de niveau hiérarchique supérieur alors l'exécution du cycle courant s'achève.

**Flux de contrôle: *next*** Les instructions considérées jusqu'à présent doivent inter-agir entre elles en se donnant le contrôle. Les flèches *next* permet de structurer ces instructions entre elles. L'extrémité qui ne porte pas la flèche signifie que l'instruction associée a été exécutée et que, de ce fait, la prochaine pointée par la flèche peut l'être à son tour.

**Dépendances: *reference*** Nous avons vu que lors de l'émission d'un signal, cette émission était perçue dans tout le sous-programme inclus dans la portée de sa déclaration. Cependant, comment attacher à l'émission d'un signal le fait qu'une autre branche attend sa présence via un *case*. Les dépendances servent donc à représenter ces liens émission-attente. Elles ne sont pas indispensables mais permettent de visualiser instantanément les relations existantes entre émetteurs/récepteurs.

### 3.4.3 Exemple




FIG. 3.4 – ABO en CCFG de EC

La figure 3.4 montre la meilleure manière de traduire le programme Esterel ABO en graphe CCFG d'EC. Une capsule met en parallèle deux automates de structure identique. L'un déclare un registre  $p_1$  dont l'activité dépend du signal  $A$ , et l'autre un registre  $p_2$  dont l'activité dépend de  $B$ . Lors du *start*, le contrôle est transmis aux deux automates qui activent  $p_1$  et  $p_2$  puis terminent le cycle d'exécution. Lors de *restart* les *switch* des deux branches détermineront respectivement si le registre est actif, dans ce cas la présence du signal est évaluée. S'il est absent alors le registre associé est réactivé puis l'instruction termine. S'il est présent, la terminaison est immédiate et le registre associé n'est pas réactivé. Lorsque les deux branches sont terminées i.e.  $p_1$  et  $p_2$  sont désactivés alors l'instruction parallèle est terminée et le contrôle est rendu pour émettre le signal  $O$  puis reboucler sur l'instruction de *start* symbolisant la boucle.

## 3.5 Format GRC

GRC, proposée en [4], distingue *arbre de sélection* et *arbre de flot de contrôle*.

### 3.5.1 Arbre de sélection




FIG. 3.5 – Graphe de sélection

L'arbre de sélection hiérarchise les registres — les feuilles — entre eux. La figure 3.5 présente les types de nœuds utilisés. Les nœuds et les feuilles sont numérotés sur  $\mathbb{N}$  avec par convention 0 pour le premier nœud et 1 pour le *boot register*. Ces indices sont utilisés dans l'*arbre de flot de contrôle* pour préciser sur quel(s) nœud(s) les actions sont réalisées.

#### Les nœuds de séquence

Les branches sortantes sont en exclusion i.e. une seule à la fois possède le contrôle. Le contrôle est donné aux branches de la gauche vers la droite. Lorsque la branche la plus à droite devient inactive via le *graphe de flot de contrôle* alors le contrôle du nœud de séquence est rendu à son nœud père. Si le nœud se fait préempter, alors, à la charge du *graphe de flot* de gérer la levée de l'exception.

#### Les nœuds d'exclusion

Les branches sortantes sont en exclusion. Le contrôle peut être donné à n'importe quelle branche i.e. aucun ordre sur celles-ci ne peut être prédit. Ainsi, rendre le contrôle au nœud père du nœud d'exclusion revient entièrement à la charge du *graphe de flot de contrôle*.

#### Les nœuds de parallélisation

Toutes les branches sortantes sont activées dès lors que le contrôle atteint le nœud. Lorsque toutes les branches sont désactivées via le *graphe de flot de contrôle* alors le contrôle est rendu au nœud père du nœud de parallélisation. Si le nœud se fait préempter, alors, à la charge du *graphe de flot* de gérer la levée de l'exception.

#### Les nœuds feuilles

Les feuilles de l'arbre portent nécessairement un *registre*, tel que **pause**, ou récemment **pre**. Toutes les *macros* mettant en jeu l'une de ces primitives noyau contiennent aussi des feuilles: **await**, **halt**, ... en l'occurrence.

### 3.5.2 Arbre de flot de contrôle

La figure 3.6 présente les constructions utilisées dans un graphe de contrôle.

#### Initialisation: *tick*

Ce nœud est utilisée une seule et unique fois dans un graphe de flot de contrôle. Il représente l'initialisation du système lors du premier appel à la fonction de réaction, puis le début d'évaluation du système pour les prochains instants.

#### Actions: *action*

Lorsque le contrôle est transmis à ce nœud une série d'actions associées est immédiatement réalisée. Dans le cas où des signaux — locaux ou déclarés en *output* du système — sont émis alors ils sont représentés comme émis dans l'environnement (par exemple  $S_1$  et  $S_2$  sur ce schéma). Le contrôle est instantanément rendu et le flot propagé au prochain nœud.

---

1. registre associé au *start*




FIG. 3.6 – Graphe de flot de contrôle

Des actions particulières ont été définies. Elles sont représentées dans la figure 3.6 par le nœud *action* portant le nom de celles-ci.

- *emit* : permet l'émission dans l'environnement de signaux
- *enter* : permet de rendre actif un nœud du graphe de sélection en précisant son étiquette
- *exit* : permet de rendre inactif un nœud du graphe de sélection en précisant son étiquette

### Parallélisme: *fork*

L'expression du parallélisme est incluse au format de description, il s'agit d'un lien [Lien: *link* 3.5.2] qui en engendre deux autres donnant ainsi le contrôle à deux branches. Il est à relier au nœud de parallélisation de l'arbre de sélection.

### Choix multiple: *switch*

Dès que le contrôle arrive à ce nœud, un choix doit être fait de sorte à le propager dans les branches appropriées. Ce nœud est étiqueté par un numéro de nœud du graphe de sélection lui étant associé. Le type du nœud du graphe de sélection indiquera qu'une ou plusieurs branches seront actives. Cependant, quelle(s) branche(s) activer? Le graphe de sélection détermine justement via les numéros des nœuds, les branches à activer. Ainsi, chaque branche sortant du *switch* est explicitement liée à un nœud du graphe de sélection via son étiquette.

### Choix simple: *choice*

Quand ce nœud reçoit le contrôle, il opère un test (son étiquette) sur des signaux de l'environnement (ils sont représentés par  $S_1$  et  $S_2$  sur le schéma) ou sur l'activité d'un nœud du graphe de sélection. Le contrôle est immédiatement transmis à la branche *true* si l'expression est évaluée à *vrai* ou à la branche *false* si elle est évaluée à *faux*.

### La synchronisation: *synchronize*

Ce nœud permet de synchroniser différentes branches parallèles. A chaque terminaison de branche ( $f_1 \dots f_2$ ) est associé un statut. Le nœud combinera ces statuts de sorte à décider s'il peut ou pas donner le contrôle aux instructions suivantes.

### Lien: *link*

Les nœuds de l'arbre de flot de contrôle sont liés entre eux via des flèches indiquant le sens de transmission du flot de contrôle.

## 3.5.3 Exemple

La figure 3.7 montre la traduction de l'exemple ABO dans la représentation du format GRC.

L'arbre de sélection (en bas à gauche) précise les dépendances entre les registres associés à *boot*, *A* et *B*. Le nœud étiqueté 0 précise qu'une seule des deux branches à la fois pourra être active. Celui étiqueté 2 indique que les deux branches sont mises




FIG. 3.7 – ABO en GRC

en parallèle. L'arbre de contrôle montre comment le contrôle se propage dans le graphe lors de chaque *start* ou *restart* en fonction des nœuds actifs données par l'arbre de sélection.

### 3.6 Synthèse et choix du format intermédiaire

La présentation de ces formats: IC/LC, CCFG de EC et GRC a proposée une manière de traduire un programme écrit en Esterel Pur v5 en graphes. En effet, une telle représentation améliore la compréhension et le travail des compilateurs, optimiseurs, ... Notre objectif est de transformer de l'Esterel en VHDL. Ainsi, une alternative possible est de partir d'un langage exprimant le sens d'un programme écrit en Esterel Pur v5, de sorte à faciliter la production d'un prototype. Plusieurs paramètres sont à prendre en considération.

L'analyse de ces formats intermédiaires nous a amené à choisir le format intermédiaire GRC. Pourquoi?

#### 3.6.1 Coût d'accès au format intermédiaire

En fonction de ces langages mis à notre disposition nous devons en choisir un qui nécessite peu d'efforts d'interfaçage avec la future application. De ce fait le format EC étant propriété de Synopsys, Inc nous ne pouvons pas l'utiliser.

#### 3.6.2 Graphes

Le format intermédiaire d'un programme Esterel Pur v5 est scindé en deux parties:

- a- un premier graphe qui permet lors des activations de donner les branches (et registres) actives au graphe gérant l'enchaînement des actions
- b- un second graphe qui ordonnance les actions entre elles

GRC permet d'accéder à ces deux graphes appelés arbre de sélection et graphe de flot de contrôle.

#### 3.6.3 Réincarnation

La réincarnation traite de la duplication d'un signal dans un même instant. Le format devra si possible, pour des raisons de facilité, gérer ce phénomène baptisé *schizophr* des signaux. En l'occurrence, IC/LC ne le gère pas alors que GRC le propose dans ses spécifications.

La section de code suivante montre un cas de réincarnation en Esterel où le signal *A* ne sera jamais émis.

```
...
loop
  signal S, A in
    present S then emit A end;
    pause;
    emit S;
  end signal
```

```
end loop
...
```

Le signal  $S$  testé est toujours absent. Il est émis au tick suivant, le corps de la boucle se termine et reboucle instantanément créant une instance fraîche de  $S$ . C'est ce nouveau signal qui est testé et non celui émis. Pour éviter ce phénomène, le corps de la boucle est dupliqué:

```
...
loop
  signal S, A in
    present S then emit A end;
    pause;
    emit S;
  end signal;
  signal S, A in
    present S then emit A end;
    pause;
    emit S;
  end signal
end loop
...
```

### 3.7 Simulation GRC

La sémantique de simulation du format [11] est équivalente à la sémantique *contractive* [12]. L'arbre de sélection permet de coder l'état du système à la fin de chaque instant pour l'instant suivant. Le graphe de flot de contrôle, initié par l'instruction d'activation, va propager le contrôle de nœuds en nœuds sur un chemin dirigé par l'état courant du système et les statuts des signaux. Tout au long du chemin des actions sur les signaux permettent leur émission, la modification de l'arbre de sélection ou l'initiation d'effets de bords qui dépassent notre sujet [4].

Un codage judicieux exploitant la structure hiérarchique de l'arbre de sélection [5] permet de réduire efficacement le nombre de registres codant l'état du système.


# Chapitre 4

## Génération du source VHDL

Cette partie montre l'interprétation des constructions de GRC dans l'optique de la traduction vers VHDL. Les instructions GRC sont représentées par un système de processus parallèles activés par une condition de réveil.


### 4.1 Système de processus

#### 4.1.1 Séquence




L'opérateur  $\mid$  déclare en parallèle deux processus  $\mathcal{P}$  gardés par une condition d'activation sur des signaux représentés par une liste de signaux mis entre crochets  $[]$ . L'instruction  $node\ i$  sera évaluée dès que le signal  $a$  aura activé le processus. La convention  $\triangleright_a$  signifie que le signal  $a$  a été émis dans l'environnement par un autre processus par  $! \blacktriangleright_a$ . Dès que  $node\ i$  a terminé alors le signal de continuité  $b$  est émis permettant le réveil du processus exécutant  $node\ j$ . La séquence est marquée par un *delta*-délai au sens VHDL, représentant la causalité due à la séquence entre la fin de l'exécution de  $node\ i$  et le début de l'exécution de  $node\ j$ . Le signal  $b$  a volontairement été rajouté pour obliger les deux processus à se séquentialiser.

#### 4.1.2 Parallélisme et synchronisation



Le parallélisme entre les nœuds  $j_1, \dots, j_n$  est exprimé par un ensemble de processus parallèles associées à l'évaluation de ces nœuds. Ils sont tous sensibles au même signal  $b$  émis après la terminaison de l'évaluation de  $node\ i$ .

Esterel implante un *parallèle synchrone*, la construction de synchronisation suivante permet d'attendre la fin de l'exécution de toutes ses branches.




Nous introduisons les signaux d'exception  $<_{b_i, j}^s$  levés par une branche  $b_i, i \in \llbracket 1, n \rrbracket$ . A chaque instant, une exception est levée par toutes les branches  $b_i, i \in \llbracket 1, n \rrbracket$ , portant un statut  $s$  de terminaison.  $\text{Val}(\text{signal})$  permet de récupérer la valeur associée au signal  $\text{signal}$ . La fonction  $\text{max}$  calcule le maximum des valeurs portées par  $b_1, \dots, b_n$ . Cet indice est nécessairement compris entre 0 et  $t$  qui sont les seules continuités possible après synchronisation des branches.

Les branches ne terminent pas nécessairement dans le même instant: celles ayant terminé dans le passé émettent une exception portant le status -1.


L'attente du prochain cycle s'exprime en bloquant le contrôle dans le synchroniseur par la continuité spécifique  $c_t$

### 4.1.3 Exclusion




Il s'agit d'un processus de sélection d'une seule et unique branche à chaque instant: c'est un automate avec une variable interne. Le signal de continuité  $GO$  permet d'activer le sélectionneur qui émettra dans l'environnement le signal de continuité marqué sous le chapeau. Le chapeau représente via la variable interne, l'état courant de l'automate. Il est d'éplacé dynamiquement en fonction de la réception d'un des signaux de garde  $o_1, \dots, o_n$  exclusifs entre eux émis dans l'environnement.

Toutes ces branches exclusives peuvent se rejoindre de sorte à donner le contrôle à une partie de code commune.



Le signal de continuité  $c$  est émis par au moins un processus activé par sa condition de garde sensible à un des signaux  $b_1, \dots, b_n$ .


#### 4.1.4 Appel à une action



- $! \blacktriangleright_i, i \in \mathbb{N}$  le signal de sélection  $i$  est positionné à *enter*.
- $! \blacksquare_i, i \in \mathbb{N}$  le signal de sélection  $i$  est positionné à *exit*.
- $! \triangleleft_b^s$  le signal d'exception  $b$  porte la valeur  $s$ .
- $! S$  le signal local ou d'éclairé dans l'interface en signal de sortie est émis

Lorsque le processus est activé par le signal  $GO$ , il réalise une des actions précédentes puis émet le signal de continuité  $CONT$ .

#### 4.1.5 Test



$$\equiv [\triangleright_{GO}] \mathcal{P}(\{test(S_1, \dots, S_n)\} ? ! \blacktriangleright_{then} : ! \blacktriangleright_{else})$$

Lorsque le processus acquiert le contrôle par le signal  $GO$ , le test  $test$  est réalisé. Si la condition est évaluée à *vrai* alors le signal  $then$  est émis, sinon  $else$  est émis.


Un test peut évaluer le statut d'un *signal de sélection* positionné soit à *enter* émettant  $then$ , soit à *exit* émettant  $else$ . La condition de test  $\{ \blacktriangleright_i \} ?$  évalue l'état du signal de sélection;  $\blacktriangleright$

Il peut évaluer le statut d'un *signal de l'interface* positionné soit à *present* émettant  $then$ , soit à *absent* émettant  $else$ . La condition de test  $\{ A \} ?$  évalue le statut du signal  $S$  d'éclairé dans l'interface du module.

La combinaison logique de l'évaluation de ces signaux emploie les opérateurs logiques  $\wedge$  (et),  $\vee$  (ou) et  $\neg$  (non).

Le test peut aussi s'appliquer aux *signaux internes* utilisant les mêmes opérateurs et règles d'évaluation que pour les signaux précédents. Les hypothèses *déaction à l'absence* et de *causalité* ne nous permettent pas de prendre la décision d'évaluer les statuts des signaux internes. Un point de synchronisation  $\bullet$  permet de suspendre l'évaluation du test jusqu'à ce que le statut de tous les signaux internes requis par le test aient un statut *present* — émis par un processus concurrent — ou *absent* — décidé par un mécanisme d'ordonnancement —. La condition de test  $\bullet\{S\}?$  évalue le statut du signal interne  $S$  dès que son statut dans l'instant est déterminé.


#### 4.1.6 Réaction



$$\equiv [tick] \mathcal{P}(! \blacktriangleright_0; ! \blacktriangleright_1; ! \blacktriangleright_{CONT})$$

Sur le signal de début d'instant *tick*, le processus est activé, positionnant pour l'instant courant les signaux de sélection particuliers 0 et 1 à *enter*. Le contrôle est ensuite donné à la prochaine instruction via le signal de continuité *CONT*. Le séparateur “;” permet de mettre en séquence une série d'instructions à l'intérieur d'un processus. La séquence représente un *bloc de base* qui induit l'atomicité de l'évaluation de ces instructions.

#### 4.1.7 Exemple



L'exemple ci-dessus repr esente ABO traduit intuitivement en GRC. Les lettres sur les transitions sont les noms des signaux de continuit e. Il se traduit en un syst eme de processus parall eles.

$[tick]P(!\blacktriangleright_0; !\blacktriangleright_1; !\blacktriangleright_j)$

$| [\blacktriangleright_j] P_{\#}(\widehat{[\blacktriangleright_1]! \blacktriangleright_a, [\blacktriangleright_2]! \blacktriangleright_d})$

$| [\blacktriangleright_a]P(!\blacksquare_1; \blacktriangleright_b)$

$| [\blacktriangleright_b]P(!\blacktriangleright_2; \blacktriangleright_c)$

$| [\blacktriangleright_c]P(!\blacktriangleright_3)$

$| [\blacktriangleright_c]P(!\blacktriangleright_4)$

$| [\blacktriangleright_d]P(\{\blacktriangleright_3\}?! \blacktriangleright_e : !\blacktriangleleft_{k_1}^{-1})$

$| [\blacktriangleright_d]P(\{\blacktriangleright_4\}?! \blacktriangleright_g : !\blacktriangleleft_{k_2}^{-1})$

$| [\blacktriangleright_e]P(\{A\}?! \blacktriangleright_f : !\blacktriangleleft_{k_1}^1)$

$| [\blacktriangleright_g]P(\{B\}?! \blacktriangleright_h : !\blacktriangleleft_{k_2}^1)$

$| [\blacktriangleright_f]P(!\blacksquare_3; !\blacktriangleleft_{k_1}^0)$

$| [\blacktriangleright_h]P(!\blacksquare_4; !\blacktriangleleft_{k_2}^0)$

$| [\blacktriangleleft_{k_1}, \blacktriangleleft_{k_2}]P(!\blacktriangleright_{\max(\text{Val}(a), \text{Val}(b))})$

$| [\blacktriangleright_{i_0}]P(!O; !\blacktriangleright_l)$

$| [\blacktriangleright_l]P(!\blacktriangleright_3)$

$| [\blacktriangleright_l]P(!\blacktriangleright_4)$

Sur la pr esence de *tick*, les signaux de s election 0 et 1 sont positionn es d es l'instant courant  a *enter* et le signal de continuit e *j* est  emis.

La variable d' etat de l'automate est remise  a jour d es qu'un  ev enement se produit sur les signaux de s election 1 ou 2. Sur la pr esence de *j*, le signal de continuit e *a* ou *d* est  emis selon l' etat de la variable interne d' etat.

Sur la pr esence de *a*, le signal de s election 1 est positionn e  a *exit* au prochain instant et le signal de continuit e *b* est  emis.

Sur la pr esence de *b*, le signal de s election 2 est positionn e  a *enter* au prochain instant et le signal de continuit e *c* est  emis.

Sur la pr esence de *c*, les signaux de s election 3 et 4 sont positionn es  a *enter* au prochain instant, en parall ele. Aucune continuit e n'est  emise: l'instant est termin e.

Sur la pr esence de *d*, l' etat du signal de s election 3 est test e permettant d' emettre *e* si son statut est *enter*. Sinon, un signal d'exception  $k_1$  est  emis portant la valeur -1: la branche a dans le pass e termin e son  evaluation.

Sur la pr esence de *e*, le signal d'interface *A present* assure l' emission du signal *f*. Si il est *absent* alors le signal d'exception  $k_1$  prend le statut 1 marquant la fin de l'instant.

Sur la pr esence de *f*, le signal de s election 3 est positionn e  a *exit* au prochain instant et le signal d'exception  $k_1$  est  emis avec 0 en statut marquant la fin de l' evaluation de la branche.

Lorsque les deux signaux  $k_1$  et  $k_2$  sont pr esents alors la valeur maximum des valeurs port ees est calcul ee. Si elle vaut 1 l'instant est termin e, sinon le signal de continuit e  $\emptyset$  est  emis. Le cas -1 ne peut pas se produire.

## 4.2 R eduction du syst eme

Nous avons introduit avec la traduction du n eud associ e au *tick* la notion de bloc de base. Nous proposons de r eduire le syst eme pr ec edent en construisant des blocs de base bas es sur les crit eres suivants.

- 1- Les actions qui s'enchaient par l'interm ediaire de signaux de continuit e comprenant aussi les actions s'ex ecutant en parall ele au m eme  $\delta$ -dela. Par construction, le sens donn e  a un ensemble de processus parall eles  $\{P_i\}$  r ealisant les actions  $\{a_i\}$  s quentialis es par des signaux est  equivalent  a celui donn e au bloc de base constitu e par la s equences d'actions  $\{a_i\}$ . De plus, par l'hypoth ese de la dur ee nulle de l'instant, r ealiser deux actions en parall ele revient  a les s quentialiser.
- 2- Les tests sur les signaux de l'interface ou les signaux de s election.

Les processus suivant ne peuvent pas  tre r eduits.

- 1- Les tests sur les signaux locaux dus  a la causalit e d'une  emission se produisant dans l'instant mais pouvant arriver au moins un  $\delta$ -dela apr es le test de pr esence, et la r eaction  a l'absence qui implique un m ecanisme d'ordonnancement.
- 2- Les jointures de branches d'un s electionneur qui permettent de factoriser le code commun. Nous pouvons cependant r eduire le nombre de  $p$  processus engendr es par les  $p$  branches  a un seul en le rendant sensible  a la pr esence d'au moins un signal de continuit e des branches. Cette optimisation d'implantation n'affecte en rien le sens donn e mais r eduit le nombre de processus de  $p - 1$ .

- 3- Les sélectionneurs qui sont des automates distincts. Ils influencent en grande partie le parcours du flot de contrôle et pourraient faire l'objet lors de la synthèse de la définition d'un composant de base.
- 4- Les synchroniseurs qui permettent de rendre synchrone les branches d'un parallèle Esterel.

**Exemple**

L'ensemble de processus d'écrit précédemment se réduit en

$$\begin{aligned}
& [tick] \mathcal{P}(! \triangleright_0; ! \triangleright_1; ! \triangleright_j) \\
& | [\triangleright_j] \mathcal{P}_\#([\triangleright_1]! \triangleright_a, [\triangleright_2]! \triangleright_d) \\
& | [\triangleright_a] \mathcal{P}(! \blacksquare_1; ! \triangleright_2; ! \triangleright_3; ! \triangleright_4) \\
& | [\triangleright_a] \mathcal{P}(\{ \triangleright_3 \} ? \{ A \} ? ! \blacksquare_3, ! \triangleleft_{k_1}^0 : ! \triangleleft_{k_1}^1 : ! \triangleleft_{k_1}^{-1} ; \{ \triangleright_4 \} ? \{ B \} ? ! \blacksquare_4, ! \triangleleft_{k_2}^0 : ! \triangleleft_{k_2}^1 : ! \triangleleft_{k_2}^{-1}) \\
& | [\triangleleft_{k_1}, \triangleleft_{k_2}] \mathcal{P}(! \triangleright_{i_{max(Val(k_1), Val(k_2))}}) \\
& | [\triangleright_{i_0}] \mathcal{P}(! O; ! \triangleright_3; ! \triangleright_4)
\end{aligned}$$

Le nombre de processus a été réduit de 16 à 6 et le nombre de signaux de continuité de 11 à 3. Un passage à l'échelle s'impose afin de vérifier l'efficacité de ces gains en termes de taille et de simulation.

**4.3 Ordonnement**

Le système de processus suivant  $\{P_1, P_2, P_3, P_4, P_5, P_6, P_7\}$  présente un problème de causalité entre le processus  $P_7$  émettant le signal local  $S$  et le test de ce signal dans  $P_1$ . Nous montrons aussi le problème lié à la réaction à l'absence du signal local  $S'$  pour le test dans  $P_3$ .

Nous supposons que  $S$  et  $S'$  n'ont jamais été émis jusqu'à un  $\delta$ -délai courant et qu'un événement s'est produit sur  $a$

$ \begin{aligned} P_1 &= [\triangleright_{a_0}] \mathcal{P}(\bullet_{sync_1} \{ S \} ? ! \triangleright_{a_1} : ! \triangleright_{a_2}) \\ P_2 &= [\triangleright_{a_0}] \mathcal{P}(! action_3; ! \triangleright_{a_5}) \\ P_3 &= [\triangleright_{a_5}] \mathcal{P}(\bullet_{sync_2} \{ S' \} ? ! \triangleright_{a_6} : ! \triangleright_{a_7}) \\ P_4 &= [\triangleright_{a_1}] \mathcal{P}(! action_1; ! \triangleright_{a_3}) \\ P_5 &= [\triangleright_{a_2}] \mathcal{P}(! action_2; ! \triangleright_{a_4}) \\ P_6 &= [\triangleright_{a_6}] \mathcal{P}(! action_4; ! \triangleright_{a_8}) \\ P_7 &= [\triangleright_{a_7}] \mathcal{P}(! S; ! \triangleright_{a_9}) \end{aligned} $	$ \left. \begin{aligned} & S \text{ est de statut indéterminé, le processus se suspend.} \\ & L'action \textit{action}_3 \text{ est réalisée et modifiée.} \\ & S' \text{ est de statut indéterminé, le processus se suspend.} \\ & Le processus n'est pas réveillé alors qu'il devrait l'être} \\ & \\ & Le processus n'est pas réveillé alors qu'il devrait l'être, émettant S. \end{aligned} \right\} $
---	--

L'état du système se fige dans un état non cohérent: il ne respecte pas les hypothèses d'instant commun *élection à l'absence*.

Nous proposons de résoudre ce problème par des signaux de synchronisation  $sync_1, sync_2$  requérant le déblocage d'au moins un processus sensible à un de ces signaux. Un processus *superviseur* joue le rôle d'arbitre: l'ordre d'évaluation des processus activés par un signal de synchronisation a été fixé de manière statique suivant la relation  $\prec$  appliquée à  $\mathcal{P}[[1,7]]$ . Les programmes traités étant *acycliques*, nous pouvons définir un tri topologique.

**4.3.1 Ordre**

Soit  $\{P_{i_{S_i}}^{U_i}\}_i$  un ensemble de processus. L'ensemble  $S_i$  contient les signaux locaux émis dans la fermeture des branches contrôlées par  $P_i$ . L'ensemble  $U_i$  contient les signaux locaux à  $P_i$  devant être positionnés à un statut *present* ou *absent*. Nous associons à  $\{P_{i_{S_i}}^{U_i}\}_i$  la relation  $\prec$  telle que

$$\forall p_{A_p}^{B_p}, q_{A_q}^{B_q} \in \{P_{i_{S_i}}^{U_i}\}_i, (p_{A_p}^{B_p} \prec q_{A_q}^{B_q} \iff A_q \cap B_p = \emptyset)$$

Dans le système précédent, nous devons ordonner  $P_{\emptyset}^{\{S\}}$  et  $P_{3\{S\}}^{\{S'\}}$ . D'après la définition précédente,

$$P_{3\{S\}}^{\{S'\}} \prec P_{1\emptyset}^{\{S\}}$$


### 4.3.2 Absence des signaux

L'ordonnement d'un syst`eme  $\mathcal{G}$  de processus avec la relation  $\prec$  d'`efinie au-dessus permet de r`esoudre les signaux *absents* de l'ensemble  $\mathcal{A}bsent$ .

$$\forall P_A^B, Q_C^D \in \mathcal{G}, P_A^B \prec Q_C^D \implies B \subseteq \mathcal{A}bsent \wedge D \setminus A \subseteq \mathcal{A}bsent$$

Dans l'exemple,  $S' \in \mathcal{A}bsent$ .

### 4.3.3 Processus d'ordonnement



Le corps du processus  $P_3$  est calcul`e statiquement. Soit  $\{S\}$  et  $\{S'\}$  les ensembles de signaux locaux test`es dans les deux processus  $P_1, P_2$  respectifs.  $\{U\}$  et  $\{U'\}$  sont les ensembles des signaux locaux `emis par la fermeture des branches des deux processus  $P_1, P_2$  respectifs. Nous admettrons que  $S \cap U' = \emptyset$  apr`es calcul statique.

D'es que le signal  $a$  est `emis alors nous pouvons positionner tous les signaux de  $\{S\}$  avec le statut *absent* et `emettre le signal de synchronisation  $sync_1$  de sorte `a d'`ebloquer le test du processus  $P_1$ . Lorsque  $b$  est `emis alors les signaux  $\{S'\} \setminus \{U\}$  sont positionn`es `a *absent* puis le signal de synchronisation  $sync_2$  d'`ebloque le test du processus  $P_2$ .

#### Exemple

Le syst`eme de processus  $\{R, P_2, P_3, P_4, P_5, P_6, P_7\}$  pr`esente le besoin d'ordonner  $P_{1\emptyset}^S$  et  $P_{3S'}^S$ . Le processus  $P_8$  y r`epond en `emettant le signal local  $S$  avec le statut *absent*:  $\overline{S}$  permet de d'`ebloquer le syst`eme entier.

$$P_8 = \mathcal{P}([\triangleright_{a_5}] \overline{S}; ! \blacktriangleright_{sync_2}, [\triangleright_{a_1}] ! \blacktriangleright_{sync_1})$$

## 4.4 Interpr`etation VHDL

### 4.4.1 Signaux

Les identificateurs mentionn`es dans cette section sont du type discut`e. Un tableau montre ensuite leur traduction lors de leurs utilisations.

#### Signaux de l'interface

Si le signal  $S$  de type primitif *std.Logic* est pr`esent alors il vaut '1', sinon '0'.

$$\{S\} ? \llbracket then \rrbracket : \llbracket else \rrbracket \quad \left| \quad \begin{array}{l} \text{if } S = '1' \text{ then } \llbracket then \rrbracket \text{ else } \llbracket else \rrbracket \text{ end if} \\ !S \quad \quad \quad S <= '1' \end{array} \right.$$

## Signaux de sélection

Le signal  $S$  du type *SelectionSignal* suivant peut prendre soit le statut *enter* soit *exit*. Le champ *go* précise l'état du signal dans l'instant courant en fonction du statut positionné dans l'instant précédent.

```
type SelectionSignal is record
  enter : boolean;
  exit  : boolean;
  go    : boolean;
end record;
```

$! \blacksquare_S$	$S.\text{enter} \leq \text{false}; S.\text{exit} \leq \text{true};$
$! \blacktriangleright_S$	$S.\text{enter} \leq \text{true}; S.\text{exit} \leq \text{false};$
$[\blacktriangleright_S]$	<i>voir la traduction des processus</i>
$\{ \blacktriangleright_S \} ? \llbracket \text{then} \rrbracket : \llbracket \text{else} \rrbracket$	$\text{if } S.\text{enter} \text{ and } S.\text{go} \text{ then } \llbracket \text{then} \rrbracket \text{ else } \llbracket \text{else} \rrbracket \text{ end if}$

## Signaux de continuité

Le signal  $S$  du type *GoSignal* suivant est *activé* ou pas.

```
type GoSignal is record
  go : boolean;
end record;
```

$! \blacktriangleright_S$	$S.\text{go} \leq \text{true}$
$[\blacktriangleright_S]$	<i>voir la traduction des processus</i>

## Signaux d'exception

Le signal  $S$  du type *ExitSignal* suivant a un statut d'émission et porte la valeur levée par la branche.

```
type ExitSignal is record
  go      : boolean;
  status  : integer;
end record;
```

$! \langle_S^s$	$S.\text{go} \leq \text{true}; S.\text{status} \leq s;$
$[\langle_S^s]$	<i>voir la traduction des processus</i>

## Signaux locaux

Le signal  $S$  du type *InnerSignal* suivant peut avoir comme statut *présent*, *absent* ou *indéterminé*. Un signal de potentiel lui est associé de sorte à faciliter les synchronisations dues à leur ordonnancement.

```
type InnerSignal is record
  present : boolean;
  absent  : boolean;
  potential : boolean;
end record;
```

$!S$	$S.\text{present} \leq \text{true}; S.\text{absent} \leq \text{false};$
$! \bar{S}$	$S.\text{present} \leq \text{false}; S.\text{absent} \leq \text{true};$
$! \pi_S$	$S.\text{potential} \leq \text{true};$
$\bullet \{ S \} ? \llbracket \text{then} \rrbracket : \llbracket \text{else} \rrbracket$	$\text{if } S.\text{absent} \text{ or } S.\text{potential} \text{ then } \llbracket \text{else} \rrbracket \text{ else}$ $\quad \text{if } S.\text{present} \text{ then } \llbracket \text{then} \rrbracket \text{ end if;}$ $\text{end if}$

## Signaux multi-sources

Les  $\delta$ -délais sont fortement utilisés dans la traduction de sorte à respecter la causalité. Cette contrainte ne nous permet pas d'utiliser directement les fonctions de résolution associées aux signaux apparaissant en partie gauche d'une affectation dans plusieurs processus. Ainsi, un système du type:

$$\begin{aligned} & [\triangleright_a] \mathcal{P}^1(! \triangleright_c) \\ & [\triangleright_b] \mathcal{P}^2(! \triangleright_c) \end{aligned}$$

est transformé, par l'intermédiaire de substitutions lexicales  $\sigma$ , en:

$$\begin{aligned} & [\triangleright_a] \mathcal{P}^1(! \triangleright_{\sigma(c/c_1)}) \\ & [\triangleright_b] \mathcal{P}^2(! \triangleright_{\sigma(c/c_2)}) \\ & [\triangleright_{c_1} \triangleright_{c_2}] \mathcal{P}^3([c_1]! \triangleright_{\sigma(c_1/c)}; [c_2]! \triangleright_{\sigma(c_2/c)}) \end{aligned}$$

**Remarque:** les *patterns* de traduction suivants sont présentes pour des signaux possédant une source unique. Dans la réalité, la plupart des signaux (signaux de continuité, signaux d'exception et signaux de sélection) sont tous a priori multi-sources. Ces traductions devront ainsi nécessairement être modifiées de sorte à prendre en considération les substitutions  $\sigma$  et le processus de résolution supplémentaire.

### 4.4.2 Processus

$\mathcal{P}(\llbracket body \rrbracket)$

```
P: process is
begin
  [| body |]
end process;
```

#### Processus et listes de sensibilités

L'activation d'un processus est gardée par une condition.

1.  $[\triangleright_a] \mathcal{P}_{\#}([\triangleright_1] \widehat{\llbracket seq_1 \rrbracket}, \dots, [\triangleright_n] \llbracket seq_n \rrbracket)$

```
SelSwitch_i: process(a) is
  variable variableSelSwitch_i : integer := 0;
begin
  if selection_1.enter then variableSelSwitch_i := 0; end if;
  ...
  if selection_n.enter then variableSelSwitch_i := n; end if;

  if a.go = '1' then
    case variableSelSwitch_i is
      when 0      => [| seq_1 |]
      ...
      when n      => [| seq_n |]
      when others => null;
    end case;
    a.go <= false;
  end if;
end process P;
```

2.  $[\triangleright_S] \mathcal{P}(\llbracket body \rrbracket)$

```
P: process (S) is
begin
  if S.go then
    [| body |]
  end if;
end process P;
```

3.  $[\triangleright_{S_1}, \dots, \triangleright_{S_n}] \mathcal{P}(\llbracket body \rrbracket)$

```
P: process (S1, ..., Sn) is
begin
  if S1.go and ... and Sn.go then
    [| body |]
  end if;
end process P;
```

4.  $\langle p_1, \dots, p_m \rangle \mathcal{P}(! \blacktriangleright_{o_{max_{i=1}^m(Val(p_i))}})$
- ```
Synchronizer_i: process (p1, ..., pm) is
  variable max : natural := -1;
begin
  if p1.go and ... and pm.go then
    if p1.status > max then
      max := p1.status;
    end if;
    ...
    if pm.status > max then
      max := pm.status;
    end if;

    case max is
      when 0 => o_0.go <= true;
      when 2 => o_2.go <= true;
      ...
      when others => null;
    end case
  end if;
end process;
```
5.  $\langle p_T \rangle \mathcal{P}(\bullet\{S\} ? \llbracket then \rrbracket : \llbracket else \rrbracket)$
- ```
Test_i: process (T, S) is
begin
  if T.go then
    if S.absent or S.potential then
      [| else |]
    else
      if S.present then
        [| then |]
      end if;
    end if;
  end if;
end process;
```

#### 4.4.3 Processus de début de réaction

Lorsque le signal *tick* est émis, le processus  $[tick] \mathcal{P}(! \blacktriangleright_0; ! \blacktriangleright_1; ! \blacktriangleright_{start})$  réalise une série de réinitialisations de signaux avant d'émettre le signal de continuité.

- Les signaux internes  $S$  sont positionnés à la valeur *indéterminée*.
- Les signaux de sélection  $T$  deviennent actifs si il sont entrés dans le mode *enter* lors de la réaction précédente.
- Les signaux de continuité  $G$  sont réinitialisés.
- Les signaux d'exception  $E$  sont réinitialisés.

```
Start: process is
begin
  wait until tick'event and tick = '1';
  -- inner signals
  S.present <= false;
  S.absent <= false;
  S.potential <= false;

  -- selection signal
  T.go <= T.enter

  -- exit signals
  E.go <= false;

  -- control passing signal
  G.go <= false;
  start.go <= false;
```

```

    start.go    <= true;
end process;

```

#### 4.4.4 Exemple

```

entity ABO_entity is
  port (
    clk    : in std_logic;  % signal d'horloge
    rst    : in std_logic;  % signal de reset
    A      : in std_logic;
    B      : in std_logic;
    R      : in std_logic;
    O      : out std_logic
  );
begin
  type SelectionSignal is record
    enter    : boolean;
    exit     : boolean;
    go       : boolean;
  end record;
  type GoSignal is record
    go       : boolean;
  end record;
  type ExitSignal is record
    go       : boolean;
    status   : integer;
  end record;
  type InnerSignal is record
    present  : boolean;
    absent   : boolean;
    potential: boolean;
  end record;
end entity ABO_entity;

architecture ABO_architecture of ABO_entity is
  signal selection0 : SelectionSignal := SelectionSignal'(enter => true, exit => false, go => true);
  signal selection1 : SelectionSignal := SelectionSignal'(enter => true, exit => false, go => true);
  signal selection2 : SelectionSignal;
  signal selection3 : SelectionSignal;
  signal selection4 : SelectionSignal;
  signal selection5 : SelectionSignal;
  signal selection6 : SelectionSignal;
  signal selection7 : SelectionSignal;
  signal selection8 : SelectionSignal;
  signal selection9 : SelectionSignal;
  signal selection10 : SelectionSignal;
  signal K_0         : ExitSignal;
  signal K_1         : ExitSignal;
  signal K_2         : ExitSignal;
  signal K_3         : ExitSignal;
  signal K_4         : ExitSignal;
  signal else9       : GoSignal;
  signal K_5         : ExitSignal;
  signal else14      : GoSignal;
  signal cont0       : GoSignal;

  Start: process is
  begin
    wait until tick'event and tick = '1';
    selection0.go <= selection0.enter;
    selection1.go <= selection1.enter;
    selection2.go <= selection2.enter;

```

```

selection3.go <= selection3.enter;
selection4.go <= selection4.enter;
selection5.go <= selection5.enter;
selection6.go <= selection6.enter;
selection7.go <= selection7.enter;
selection8.go <= selection8.enter;
selection9.go <= selection9.enter;
selection10.go <= selection10.enter;
K_0.go <= false;
K_1.go <= false;
K_2.go <= false;
K_3.go <= false;
K_4.go <= false;
else9.go <= false;
K_5.go <= false;
else14.go <= false;
cont0.go <= false;
cont0.go <= true;
end process;

SelSwitch0: process(cont0, selection1, selection2) is
variable SelSwitch0variable : natural := 0;
begin
if selection1.enter then SelSwitch0variable := 0; end if;
if selection2.enter then SelSwitch0variable := 1; end if;

if cont0.go then
case SelSwitch0variable is
when 0 =>
selection1 <= SelectionSignal'(false, true, selection1.go);
selection2 <= SelectionSignal'(true, false, false);
selection3 <= SelectionSignal'(true, false, false);
selection4 <= SelectionSignal'(true, false, false);
selection5 <= SelectionSignal'(true, false, false);
selection6 <= SelectionSignal'(true, false, false);
selection7 <= SelectionSignal'(true, false, false);
K_0 <= ExitSignal'(status => 1, go => true);
selection8 <= SelectionSignal'(true, false, false);
selection9 <= SelectionSignal'(true, false, false);
selection10 <= SelectionSignal'(true, false, false);
K_1 <= ExitSignal'(status => 1, go => true);
when 1 =>
if selection5.enter and selection5.go then
if A = '1' then
selection6 <= SelectionSignal'(false, true, selection6.go);
K_2 <= ExitSignal'(status => 0, go => true);
else
else9.go <= true;
end if;
else
K_2 <= ExitSignal'(status => -1, go => true);
end if;
if selection8.enter and selection8.go then
if B = '1' then
selection9 <= SelectionSignal'(false, true, selection9.go);
K_5 <= ExitSignal'(status => 0, go => true);
else
else14.go <= true;
end if;
else
K_5 <= ExitSignal'(status => -1, go => true);
end if;
when others => null;
end case;
cont0.go <= false;
end if;
end process;

```

```

Synchronizer0: process(K_0, K_1) is
  variable max := integer := -1;
begin
  if K_0.go and K_1.go then
    if K_0.status > max then
      max := K_0.status;
    end if;
    if K_1.status > max then
      max := K_1.status;
    end if;
    case max is
      when 1 => null;
      when others => null;
    end case;
  end if;
end process;

Synchronizer1: process(K_2, K_5) is
  variable max := integer := -1;
begin
  if K_2.go and K_5.go then
    if K_2.status > max then
      max := K_2.status;
    end if;
    if K_5.status > max then
      max := K_5.status;
    end if;
    case max is
      when 0 =>
        selection4 <= SelectionSignal'(false, true, selection4.go);
        0 <= '1';
        selection4 <= SelectionSignal'(true, false, false);
        selection5 <= SelectionSignal'(true, false, false);
        selection6 <= SelectionSignal'(true, false, false);
        selection7 <= SelectionSignal'(true, false, false);
        K_3 <= ExitSignal'(status => 1, go => true);
        selection8 <= SelectionSignal'(true, false, false);
        selection9 <= SelectionSignal'(true, false, false);
        selection10 <= SelectionSignal'(true, false, false);
        K_4 <= ExitSignal'(status => 1, go => true);
      when 1 => null;
      when others => null;
    end case;
  end if;
end process;

Synchronizer2: process(K_3, K_4) is
  variable max := integer := -1;
begin
  if K_3.go and K_4.go then
    if K_3.status > max then
      max := K_3.status;
    end if;
    if K_4.status > max then
      max := K_4.status;
    end if;
    case max is
      when 1 => null;
      when others => null;
    end case;
  end if;
end process;

Join0: process(else9) is
begin
  if else9.go then

```

```

        selection7 <= SelectionSignal'(false, true, selection7.go);
        selection6 <= SelectionSignal'(true, false, false);
        selection7 <= SelectionSignal'(true, false, false);
        K_2      <= ExitSignal'(status => 1, go => true);
    end if;
end process;

Join1: process(else14) is
begin
    if else14.go then
        selection10 <= SelectionSignal'(false, true, selection10.go);
        selection9  <= SelectionSignal'(true, false, false);
        selection10 <= SelectionSignal'(true, false, false);
        K_5        <= ExitSignal'(status => 1, go => true);
    end if;
end process;
end architecture ABO_architecture;

```

# Conclusion et Perspectives

Le travail effectué a permis de proposer un modèle de traduction d'un programme initial Esterel en VHDL respectant la sémantique de simulation. Le format intermédiaire d'Esterel, GRC, présentait l'avantage de résoudre des problèmes liés aux hypothèses des langages synchrones et de la sémantique constructive. L'attention s'est donc principalement portée sur la mise en relation de la sémantique de simulation des constructions Esterel — ou GRC — avec celle orientée événements de VHDL.

L'expression des nœuds GRC a été abstraite par un système de processus concis orientés simulation VHDL, communiquant via des signaux. L'architecture d'un programme Esterel est reflétée par une collection de processus parallèles dont l'activation dépend d'une condition sur des signaux émis par d'autres processus. Un ordonnanceur de processus, calculé statiquement, est cependant nécessaire de sorte à résoudre les statuts des signaux locaux, le moteur de simulation de VHDL ne pouvant pas résoudre les signaux de statut *absent* à un instant physique. Nous avons ensuite apporté des optimisations — en nombre de processus et de signaux de continuité — en regroupant les instructions *simples* en groupes de base séquentiels.

Finalement, produire du code VHDL à partir d'une modélisation à base de tels processus a largement contribué à accélérer le processus de compilation. Nous obtenons un ensemble de processus VHDL synthétisables communiquant via des signaux. Des registres permettent de conserver l'état du système à chaque instant.

Le code VHDL généré pour l'exemple ABO est comparé au système de portes actuel produit, en nombre d'instructions par critère.

Critère	VHDL comportemental	VHDL RTL[16]	Interprétation
Registres	11	5	Chaque nœud de l'arbre de sélection GRC est un registre. En utilisant les propriétés hiérarchiques [5], de l'arbre nous pouvons en réduire leur nombre.
Signaux/Variables	10	47	Une description RTL nécessite plus de connexions qu'une description comportementale haut niveau.
Composants	8	2	VHDL RTL est composé d'un processus combinatoire évalué à tout instant et d'un processus synchrone de mise à jour des registres. En VHDL comportemental, seules les parties actives dans l'instant sont évaluées.
Lignes de code	214	138	VHDL RTL est une énumération d'équations booléennes. Ce critère est ici peu significatif car la verbosité de VHDL comportemental ne reflète pas le code <i>utile</i> .
Temps de simulation	—	—	Les outils de simulation industriels ne sont pas disponibles.

Actuellement, le travail se focalise sur l'implantation de l'ordonnanceur de signaux internes. Une fois achevée et les outils opérationnels, les phases de tests commenceront avec des co-simulations de programmes Esterel compilés en VHDL RTL et VHDL Comportemental. Un passage à l'échelle sur des programmes Esterel de référence permettront d'estimer les coûts des critères du tableau précédent. Une dernière phase consistera à estimer les coûts en composants, fils et registres des deux descriptions VHDL après synthèse.

La continuité du projet suppose l'extension du système de processus avec la prise en compte de *tout* Esterel (signaux valués, effets de bord, ...).

De plus, combiner des modèles de simulation Esterel et VHDL — le système de processus que je propose n'est qu'un modèle de simulation d'Esterel en VHDL — permettrait de spécifier un système de contrôle synchrone indifféremment en Esterel ou VHDL, passant de l'un à l'autre par des outils de traduction. Les outils existant pour les deux langages pourraient indifféremment être employés et se compléter.

Actuellement, un modèle commun existe à un trop bas niveau (*net-list*) occultant la structure d'un programme Esterel ou VHDL d'origine. L'objectif est de combiner les styles de sorte à accroître les gains d'efficacité. L'étude réalisée durant le stage de DEA a permis l'évaluation orientée VHDL (simulation *event-driven* de programme Esterel (simulation *time-driven*)).

Une ouverture vers d'autres langages de spécifications — Verilog, Lustre, CowareC, SystemC, SpecC, VHDL-AMS, ... — permettrait la proposition d'un modèle commun de simulation attendu par les industriels dans un but d'interopérabilité entre les différentes spécifications.

# Bibliographie

- [1] G. Berry & G. Gonthier, The Esterel synchronous programming language: design, semantics, implementation. *Science of computer programming*, 19(2):87–152, Nov. 1992
- [2] S. Edwards, Synopsys Inc, Compiling Esterel into Sequential Code. *Proceedings of the 7th International Workshop on Hardware/Software Codesign (CODES'99)*, Rome, Italy, May 3–5, 1999
- [3] S. Edwards, Columbia University, An Esterel Compiler for Large Control-Dominated Systems. *Department of Computer Sciences*
- [4] D. Potop–Butucaru Fast Redundancy Elimination Using High-Level Structural Information from Esterel RR 4330 (C) 2002 INRIA Sophia-Antipolis
- [5] D. Potop–Butucaru, R. de Simone Optimizing for Faster Simulation of Esterel Programs ENSMP/CMA/INRIA Sophia-Antipolis
- [6] F. Boussinot, Objets r´eactifs en JAVA Presses Polytechniques et Universitaires Romandes
- [7] Action MIMOSA, Projet MEIJE, [http://www.inria.fr/rapportsactivite/RA2000/mimosa/logic\\_reactif-dynami.html](http://www.inria.fr/rapportsactivite/RA2000/mimosa/logic_reactif-dynami.html) INRIA Sophia-Antipolis
- [8] G. Berry, The Esterel v5 Language Primer Version v5\_91, CMA/ENSMP/INRIA Sophia-Antipolis
- [9] J. Vuillemin, Th´eorie des technologies de l’information Magist`ere de Math´ematiques Fondamentales & Appliqu´ees et d’Informatique, ENS
- [10] E. Closse, . . . SAXO-RT: Interpreting Esterel Semantic on a Sequential Execution Structure France Telecom R&D
- [11] D. Potop–Butucaru, The Graph Intermediate Format, document interne
- [12] G. Berry, The Constructive Semantics of Pure Esterel CMA/ENSMP/INRIA
- [13] IEEE, IEEE Standard VHDL Language Reference Manual
- [14] IEEE, IEEE P1076.6/D2.0 Draft Standard For VHDL Register Transfer Level Synthesis
- [15] G. Gonthier, S´emantique et mod`eles d’ex´ecution des langages r´eactifs synchrones; application `a Esterel Universit´e de Paris-Sud
- [16] A. Ressouche, Compiling synchronous reactive languages into Verilog/VHDL INRIA Sophia-Antipolis